VLSI低功耗设计方法的研究.pdf

《VLSI低功耗设计方法的研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、学术探讨∙经验交流VLSI低功耗设计方法的研究樊持杰司巧梅张丹（牡丹江师范学院，黑龙江牡丹江157011）[摘要]针对近年来VLSI功耗问题越来越被关注，尤其是在电池供电的便携式设备中CMOS电路的功耗问题尤为重要。本文对VLSI的低功耗设计方法进行了研究，首先对VLSI作了简介，其次分析了VLSI的功耗来源，最后就如何实现VLSI开关功耗的低功耗设计，着重讨论了几项技术。本文对电子行业从业人员有一定的积极意义。[关键词]VLSI；CMOS；低功耗；设计方法中图分类号：TN47文献标识码：A文章编号：1008

2、-6609(2016)05-00101-031引言近年来，随着电路规模逐渐扩大，其处理数据速度越来越快，而其集成度也不断提高，功耗越来越大。如今人们对便携式设备越来越依赖，但其不给力的电池续航能力，以及设备大功耗带来的温度过高而致系统不稳定的问题，都迫使图1CMOS电路的开关功耗我们就如何降低大规模集成电路的功耗进行思考。选择合适的低功耗方法，必须首先要对VLSI中芯片的功耗进行预（2）短路功耗估分析，通过早期的分析，我们可以使用不同设计层次的技反相器输入是非理想阶跃波时，会在输入波上升或下降术来降低大量的功

3、耗，从而更容易达到功耗的要求。下面本沿的瞬间，有一个N管与P管同时导通的区域存在，这一过文主要对VLSI进行功耗分析，并重点研究降低其功耗的设程引起的功耗我们称为短路功耗。其公式为：计方法。PS＝ISTVdd2VLSI功耗分析公式中，IST为电路的短路电流值，VDD为电源电压值。如VLSI中CMOS电路的功耗来源主要有两种：动态功耗图2所示为CMOS电路的短路功耗。和静态功耗。2.1动态功耗（1）开关功耗开关功耗是指当反相器的输入是理想阶跃波时，纯电容负载CL进行充放电所消耗的功耗。其公式为：P2图2CMOS

4、电路的短路功耗D＝afVddCL公式中，f为时钟频率，a为翻转活动因子，也就是每个时2.2静态功耗钟周期中，状态发生变化的器件的个数，Vdd为供应电压，CL静态功耗在理论上讲是不存在的，因为在稳定状态下，为负载电容，不仅依靠电路结构，还依靠系统的输入类型。CMOS电路不存在电源到地的直接路径。然而，实事上，扩如图1所示为CMOS电路的开关功耗。散器与衬底间的PN结上会存在反向泄漏电流，而造成一定的功耗。CMOS电路主要存在以下几种泄漏电流：栅泄漏电流、亚阈值泄漏电流、反偏结泄漏电流，以及门栅感应漏极泄————

5、——————————作者简介：樊持杰，女，湖南宁远人，副教授，研究方向：计算机教育，数据挖掘。-101-学术探讨∙经验交流漏电流。这些泄漏电流所引起的功耗之和就是芯片的静态位同时发生变化，而One-Hot编码仅有一个数位发生变化。功耗。其计算公式为：这样在访问相邻两个地址内容时，总线的翻转活动次数比较PL＝IleakageVdd少，从而来降低功耗。公式中，Ileakage为泄漏电流的值，Vdd为电源电压值。在算法级设计中，还存在一种基于减少翻转电容的设计通过上述分析，动态功耗与静态功耗之和就是电路的总方法，主

6、要是对执行算法所需的操作类型和操作个数进行充功耗：分考虑。不同类型的操作，其所消耗的功耗也不同，如乘法P＝PD+PS+PL器操作的功耗要比加法器操作的功耗大，因此我们既要减少其中，短路功耗PS和静态功耗PL占总功耗的比例很小，算法的操作个数，也要考虑操作的类型。而且PS和PL与工艺密切相关，在进行系统设计时很难控制，3.3结构层设计技术因此本文主要是对如何降低电路的开关功耗进行讨论。结构层也称为RTL(RegisterTransferLevel，寄存器传输3VLSI低功耗设计实现方法层)，在这一层的设计中会常

7、用到加法器、乘法器、存储器以及寄存器堆等。结构层的优化设计技术有并行结构、流水线降低VLSI功耗有很多方法，主要分为对其系统层、算法结构等。层、结构层、逻辑层以及物理层的设计方法研究。其中对系(1)并行结构统层、算法层和结构层的设计改善，对VLSI整体功耗的降低如图3所示，为16位乘法器应用参考结构与并行结构的有着非常明显的作用，也是本文下面重点研究的内容。比较图。3.1动态功耗管理动态功耗管理是系统层的低功耗设计技术，主要是指对电路在正常工作状态时产生的功耗进行管理。在电路正常工作时，由于各模块的活动级别有

8、所不同，因此有的会被系统调用，有的不被调用。动态功耗管理的核心思想就是：在执行某一操作时，将电路中不被调用的模块挂起，来降低电路功耗。如在进行浮点运算时，整数运算单元处于不被调状态，我们可以将其挂起以降低功耗。3.2算法层设计技术图3参考结构与并行结构示意图在这一算法级设计层面上，我们通过使用恰当的编码技术来降低翻转活动，从而来降低功耗。事实证明，这是一个由图3可知，并行结构是通过牺牲芯片面积来降低