最新Verilog课件 第十二讲 多时钟域数字系统设计例.ppt

《最新Verilog课件 第十二讲 多时钟域数字系统设计例.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第十二讲多时钟域数字系统设计多时钟域设计概念握手协议FIFO（先入先出队列）概念FIFO的地址指针分析同步FIFO设计异步FIFO设计实验要求多时钟域设计概念同步设计的时钟域：由一个同源时钟驱动的触发器集合称为一个时钟域。DQCLK1CLK2DQDQDQ跨时钟域信号：当一个信号跨越2个时钟域时，称跨时钟域信号。跨时钟域输入信号是一个异步信号，接收该信号的电路需要对其进行同步。同步可以防止第一级存储单元（触发器）的亚稳态在新的时钟域里传播蔓延。异步信号多时钟域设计概念单比特异步信号同步：同步实现方法应具体电路具体分析，核心是减

2、小亚稳态的影响。如前所述，最简单的同步电路如下图。多比特异步信号同步：在许多应用中，跨时钟域传送的不只是简单的信号，数据总线、地址总线和控制总线都会同时跨域传输。此时的有效方法是握手协议和FIFO缓冲。FF2DQFF1DQSignalsynchedtoCLK2(同步于CLK2的信号)SignalfromCLK1domain(CLK1的相关信号)CLK2Guardsagainstmetastability(防止不确定状态)多时钟域设计概念多比特信号同步时的重要规则：不能单个信号输出至多个同步器。不能对数据或地址等总线的每一位单

3、独使用同步器。一种解决总线同步问题的方法：使用一个保持寄存器和握手信号。握手信号指示目的时钟域的电路何时可以对总线数据采样，源电路何时可以更换当前寄存器中保存的数据。如图：同步电路数据保持同步电路数据采样ReqAckData电路A电路B握手协议不同时钟域电路使用的握手协议有两种基本类型：全握手(Full-handshake)和部分握手(partial-handshake)。二种类型的握手都要用同步器，各有自己的优缺点。全握手：双方电路在声明或中止各自的握手信号前都要等待对方的响应。如图：首先，电路A发出请求信号Req，然后电

4、路B检测到Req有效后，发出响应信号Ack；当电路A检测到Ack有效后，中止自己的Req；最后，当电路B检测到Req无效后，它中止自己的Ack。电路A检测到无效的Ack前，不会再发出新的Req。握手协议通过检测请求与响应信号，全握手协议中每个电路都清楚地知道对方的状态，因此全握手协议可靠性高。不足之处是完成交互的整个过程要花费较多时钟周期（12个时钟周期）。部分握手：使用部分握手协议时，通信双方的电路都不等对方的响应就中止各自的握手信号，并继续执行握手命令序列。部分握手协议比全握手协议在可靠性方面稍弱。但是，由于无需等待对方

5、电路的响应，完成交互的整个过程花费时间较少。握手协议第一种部分握手方法：电路A以有效电平声明其请求信号，电路B则以一个单时钟宽度脉冲作为响应。注意，电路A中止请求信号后，延时至少要有一个时钟周期后，再发下一次请求信号；否则，电路B就不能区别前一个请求和新的请求。通过控制电路A请求信号的延时，控制电路B同步器接收到的脉冲间隔。这种部分握手方法比全握手方法在A、B两个时钟域分别少用了两个和一个时钟周期。握手协议第二种部分握手方法：电路A用一个单时钟宽度脉冲发出它的请求，而电路B也用一个单时钟宽度脉冲响应这个请求。通过控制电路A请

6、求信号的延时和电路B响应信号的延时，可以控制同步器可靠接收握手脉冲。这种部分握手技术与全握手方法相比，在A时钟域少用三个时钟周期，在B时钟域也少用三个时钟周期。总线数据的FIFO同步用握手同步方式，可以同步握手信号，但不能同步高速总线数据。总线数据通过保持寄存器传递，它在接收电路采样前一直保持稳定。注意，如果传输电路向接收电路传递数据太快，如达到时钟速率，则采用握手的总线同步失效。解决办法是使用FIFO。一般使用FIFO的目的是实现速度匹配，在FIFO较快的端口处理猝发的数据传输，而较慢的端口则维持恒定的数据流。虽然访问方式

7、和速度不同，但进出FIFO的平均数据速率必须是相同的，否则FIFO就会出现上溢(overflow)或下溢(underflow)问题。与单寄存器设计相似，FIFO将数据保存在寄存器或存储器中；同时FIFO需同步地址指针信号，用于判断何时可以把数据写入FIFO或从FIFO中读出。FIFO（先入先出队列）概念输入输出信号说明：写入侧信号为wclk时钟域：wclk：输入写时钟wdata：写入数据wrst_n：wclk时钟域电路复位，为0复位。winc：写入使能，为1允许写。wfull：FIFO存储写满指示，为1指示写满。输出侧信号为

8、rclk时钟域：rclk：输出读时钟rdata：读出数据rrst_n：rclk时钟域电路复位，为0复位。rinc：读出使能，为1允许读。rempty：FIFO存储读空指示，为1指示读空。FIFOwclkwdatawrst_nwincwfullrdatarclkrrst_nrincrempt