[工学]最新verilog课件 第一讲 数字系统与fpga设计概述

《[工学]最新verilog课件 第一讲 数字系统与fpga设计概述》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字系统设计与FPGA应用主讲教师：陈文艺西安邮电学院第一讲数字系统与FPGA设计概述内容：数字系统概述数字逻辑设计基础器件和概念可编程逻辑器件概述可编程逻辑器件中的IP核概述数字系统设计方法FPGA设计流程VerilogHDL概述数字系统概述常见数字系统：微处理机系统、数字信号处理系统、数字通信系统、数字编解码和加解密电路、数字多功能智能接口等。目前数字系统单片等效逻辑门总数达到几百甚至几千万门的已较常见。存储器数字系统的组成:数字系统通常由输入电路、输出电路、控制电路、数字处理电路和存储器组成。控制电路数字

2、处理电路输入电路输出电路数字系统实现方法通用集成电路。如：74系列,4000系列等，电路体积大、重量大、功耗大、可靠性低。(70、80年代主流）专用集成电路ASIC(ApplicationSpecificIntegratedCircuits)，如：Modem,MP3decoder等。（90年代盛行，现在大规模产品中继续使用）可编程逻辑阵列（ProgrammableLogicDevice）。如：Xilinx的spartan系列，Altera的Cyclone系列。（现在逐步蚕食ASIC的低端市场，并将成为一种主流方

3、法）通用微处理器、DSP。如8051单片机、ARM32位MCU，TMS320C5x系列DSP等。（80年代，现在仍为一种主流方法）混合使用各种器件，发挥各自的优势。（发展趋势）数字逻辑设计基础器件和概念1单元与层次在数字逻辑设计中，一般采用基本构造模块来组成数字系统。通常将这种基本构造模块（无论简单还是复杂）称作单元（cell）。基本单元是系统的基本构成模块。通过对基本单元进行组合,可以构成较大、较复杂的A、B、C单元，而A、B、C单元进一步用于构成更大的X单元和Y单元。这种设计方式可称作层次设计方法。图2-1

4、层次设计的级别2基本逻辑电路任何复杂的数字系统从原理上而言，最终都可以分解成基本的逻辑门和存储器元件。1）逻辑门逻辑门是设计数字系统的基础。最基本的逻辑门有与门、或门、非门三种，由此导出的逻辑门有与非门、或非门、异或门等，如与非门是由与门和非门结合起来的逻辑门，或非门是由或门和非门结合起来的逻辑门。在输入输出和总线设计中还常用到三态门。常用逻辑门的逻辑符号及真值表如图所示。图2-2常用门的表示与门：AB00110101A·B0001ABA·B或门：AB00110101A＋B0111ABA＋B非门：AA0110A

5、A与非门：AB001101011110AB或非门：AB001101011000ABA·BA·BBA+BA+三态门：AAS0011100·B01ZZBS1逻辑门相关基本概念四值逻辑：逻辑值1、逻辑值0、未知值X、高阻值Z。逻辑器件延时：0=>1上升延时，1=>0下降延时，0、1、x=>Z关断延时。惯性延时。逻辑路径延时：逻辑器件间互连线的延时。传输延时。逻辑器件扇出：定义逻辑器件输出连接的负载数目为扇出。如一个非门的输出连接了三个逻辑门的输入，则称该非门的扇出为3。扇出越大，负载越大，等效传输延时越大。逻辑器件负

6、载模型：CMOS逻辑器件的负载可等效为RC电路，负载越多，电容越大。逻辑门相关基本概念组合逻辑的竞争：门电路多个输入信号同时向相反的逻辑电平跳转。组合逻辑的冒险：竞争导致逻辑输出出现不正确的尖峰信号，称为“毛刺”。组合逻辑电路中有“毛刺”出现，就说明该电路存在“冒险”。IH(min)VIH(min)V2）触发器我们把具有存储记忆一位二值信号功能的基本单元电路称为触发器。根据触发器电路结构和功能的不同，可以分为RS触发器、JK触发器、D触发器、T触发器和T′触发器等在目前的数字系统同步电路设计中，一般只使用D触发

7、器。在异步电路设计中用到RS触发器和其它触发器。(a)符号；(b)功能特点；(c)建立、保持时间“建立时间”定义为在时钟跳变前数据必须保持稳定（无跳变）的时间。“保持时间”定义为在时钟跳变后数据必须保持稳定的时间。D触发器D(t)DDQQQ(t))(QtCLK(a)(b)011D(t)Q(t＋T)0Q(t＋T)＝D(t)DCLK建立时间保持时间(c)ClearD触发器的亚稳态(metastability)概念当某个异步信号被送入一个同步触发器时，就可能发生亚稳态现象。如图所示，当输入D与时钟CLK1同时在亚稳态

8、时间窗内翻转时，D触发器的输出可能出现一种不是1，也不是0的不确定中间状态，并可能维持一段时间，称亚稳态。DQCLK1异步输入输出CLK1DQ亚稳态亚稳态时间窗D触发器的亚稳态特性亚稳态是触发器的固有特性，不可能消除，只能尽量减小亚稳态的持续时间。一般器件供应商会提供MTBF（meantimebetweenfailures)和tMET数据供设计参考。MTBF：两次亚稳态出现的统计平均间