数字集成电路的结构特点(CMOS电路)课件.ppt

《数字集成电路的结构特点(CMOS电路)课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字集成电路的结构特点（CMOS电路）MOS晶体管模型组合逻辑基本结构逻辑单元的优化设计组合单元的规模约束问题时序逻辑的时间关系问题MOS晶体管模型典型尺度参数为：沟道宽度W、沟道长度L，逻辑面积A；MOS晶体管电学模型典型参数为：导通电阻、栅极电容、漏极电容和源极电容电学参数与尺度参数的关系在电路单元设计时，为了提高集成度，通常沟道长度总是希望保持最小值，而沟道宽度却可以进行加长；CMOS基本电路结构通常采用N网络与P网络互补连接构成：N网络实现逻辑，并联为“与”，串联为“或”典型CMOS基本电路CM

2、OS反相器典型CMOS基本电路与非门和或非门典型CMOS基本电路与或非结构（AOI）CMOS传输门（TG）电路采用N晶体管和P晶体管并接构成，两管的栅极接互补控制电平。CMOS传输门（TG）电路异或门MUX2基于CMOS传输门（TG）电路异或门MUX2基于CMOS传输门（TG）电路MUX2的应用形式CMOS组合逻辑单元的设计优化目标：实现要求的逻辑功能；减少电路的时间延迟；降低电路功耗；提高电路集成度。最小晶体管所有设计尺度都采用版图设计规则所能容许的最小尺度进行设计。参数表征基本单位：设定对于NMOS

3、的最小晶体管：沟道宽度W=1，导通电阻R=1，栅极电容Cg=1，逻辑面积A=1；单元电路的时间延迟电路的时间延迟主要是由于随着状态的改变，电路通过导通电阻为相关的电容充电和放电导致的。若导通电阻为R，连接到输出端上的总电容为C，则延迟时间可以粗略表达为t=RC。单元电路的优化基本单元电路主要指INV，NAND，NOR，AOI等；设计优化主要有面积优化和性能优化两种方案；面积优化的设计面积优化设计时，所有晶体管的面积均采用最小晶体管形式。可以采用预先制备的标准晶体管阵列形式进行设计，只考虑晶体管之间的连线

4、问题，设计过程相对简单。面积优化的特点逻辑单元的逻辑面积就等于该单元所使用的晶体管数量。每个输入端的输入电容都等于2；每个输出端的输出电容等于该输出端直接连接的晶体管数量乘以3。面积优化的特点逻辑单元的输出电阻取决于导通支路上串联晶体管的数量。对于N管，导通电阻为1；对于P管，导通电阻为2。根据逻辑的不同以及输出电平的不同，输出电阻会有较大差异。面积优化的特点逻辑面积上升时间下降时间INV：2168NAND(n):2n6n+10n(3n+5)NOR(n):2n3n+52n(3n+5)AOI(2,2):8

5、5232AOI(3,3):129442假定扇出系数均为1进行计算面积优化的问题逻辑单元的输出电阻可以有很大的变化，导致输出端上升时间和下降时间的不一致；不同的逻辑单元也具有不同的输出电阻，这使电路的时间性能设计显得非常复杂。性能优化的设计性能优化的要点是保持所有逻辑单元的输出电阻为最小（都等于1），上升时间和下降时间能够保持一致，在此情况下，延迟时间单纯取决于逻辑单元的电容。这一方案可以简化电路性能的设计，同时提高电路的速度。性能优化的规则沟道长度设置为最小尺度，通过调整沟道宽度使电阻一致。P管的宽度大

6、于N管（=2）；当n个晶体管串联时，宽度应该增加为n倍；沟道宽度增加时，相关电容和逻辑面积成比例增加。一些典型逻辑器件的优化设计一些典型逻辑器件的优化设计延迟时间逻辑面积INV：123NAND(n):10n+2n2+2nNOR(n):11n+12n2+nAOI(2,2):4224(相当于NAND4)AOI(3,3):6248(相当于NAND6)面积优化与逻辑优化的对比逻辑面积延迟时间上升时间下降时间逻辑面积延迟时间上升时间下降时间INV2/312168NAND24/8222222NOR24/102311

7、44NAND36/15324228NOR36/21341482NAND48/24426834NOR48/364517136NAND612/486213846NOR612/786723276电路性能优化对扇入的限制采用小规模单元电路可以提高电路速度，节约电路资源电路基本单元的结构基本单元结构INV，NAND2-4，NOR2-4，AOI（22）；电路基本单元的结构增加反相器实现的同相基本单元AND2-3，OR2-3；电路基本单元的结构采用并行分级实现的单元对传输结构的分析采用性能优化时，逻辑面积A=3；从输

8、入到输出的导通电阻为0.5；输入/输出电容为18；设其前后级均为NAND2，插入该传输缓冲对电路延迟时间的增加为反相三态门的实现方案逻辑模块扇出与驱动能力在逻辑功能单元内部设计时，可以忽略连线延迟（电容）；考虑模块之间的连接时，连线延迟成为主要延迟因素；通过减小输出电阻，增加驱动能力，可以有效减少连线延迟，提高电路速度；逻辑模块扇出与驱动能力若某逻辑单元的输出连接线等效电容为200电路的时序设计考虑到电路效率，组合逻辑块的输入数量受到限制，