实验报告4-存储器.doc

《实验报告4-存储器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验_＿四＿＿姓　名成　绩实验日期　任课教师【实验名称】存储器【目的与要求】1.计数器2.寄存器的使用3.掌握ROM和RAM的工作原理4.学会对ROM和RAM存取数据【实验内容】1.顺序地址修改器741612.八D触发器74273b3.ROM4.RAM5.将74161作为读ram低4位的地址来用【操作步骤】1、计数器（顺序地址修改器）74161，实际上是一个为可预置的4位二进制同步计数器计数器，74161的清除端是异步的。当清除端CLRN为低电平时，不管时钟端CLK状态如何，即可完成清除功能。74161的预置是同步的。当置入控制器LDN为低电平时，在CLOCK上升沿作用下，输出

2、端QA－QD与数据输入端A－D相一致。对于54/74161，当CLK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限制。74161的计数是同步的，靠CLK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时，在CLK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74161，只有当CLK为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLK无关。74161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平

3、脉冲，其宽度为QA的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。对于54/74LS161，在CLK出现前，即使ENP、ENT、CLRN发生变化，电路的功能也不受影响。管脚图：功能表：输入变量输出变量说明CLRNLDNENPENTCLKDCBAQDQCQBQARCO0××××××××00000异步置010××↑d3d2d1d0d3d2d1d0CO1CO1=ENT·QD·QC·QB·QA1111↑××××　计数CO2CO2=QD·QC·QB·QA110××××××　保持CO3CO3=ENT·QD·QC·QB·QA11×0×××××　保持0　仿真电路图如下：仿真结果如下

4、：由仿真结果可以看出：CLK每来一个上升沿，计一次数。要让计数器从某个数开始计数时，可将这个数从D、C、B、A输入，让LDN=0，等CLK上升沿到来时该数输出到QD、QC、QB、QA。要计数时，可让CLRN=LDN=ENP=ENT=1，要保持则可以让ENP、ENT其中之一为0即可。2、八D触发器74273b其内部共有8个D触发器，D[8..1]为8个输入端，Q[8..1]为8个输出端，CLK为时钟，CLRN为清零端管脚如图所示仿真电路图如下：仿真结果如下：由仿真结果可知：CLRN=0时，输出为0。否则，当CLK上升沿到来时Q=D。3、ROM选择lpm_rom0，顺序设置5个数据在

5、5个连续的存储单元中，然后读出这5个数据。可以先设置rom中的内容，即编辑*.imf文件，在此可以设置ROM有多少存储单元（字），每个字有多少二进制位，即字长是多少。然后选择器件时和刚才选的一样就可以了仿真电路图如下：仿真结果如下：（ABUS为要读取的地址，DBUS为读取到的内容，地址为行+列的值）从结果可以看出：*.mif中设置的数据通过设置不同的地址就可以读出其数据，clk的上升沿每来一个读一次数据。4、RAM选择lpm_ram0_dp0，顺序写入5个数据，然后再读出这5个数据。仿真电路如下：仿真结果如下：录像中是将16个数顺序写入0-15号单元中，然后第一次读出0-7号单元

6、的数，第二次读出0-15号单元的数，注意怎样将数据写入ram中，怎样将ram中的数据读出，各自需要哪些信号，这些信号什么时候起作用。(W=1时写，r=1时读，rabus为读的地址，wabus为写的地址，d为写的内容，q为读的内容)5、将74161作为读ram的地址来使用，这样就可以使该地址自动加1。所以74161可以作为PC（程序计数器）来使用。仿真电路如下：仿真结果如下：录像中是将74161作为读ram的低4位的地址给出，即74161可自动加1的改变16个ram的地址，录像中是从0-15，起始地址由74161的A、B、C、D输入端决定。因为读取数据时要求clk时钟信号的上升沿到

7、来时ram的单元地址必须保持不变，否则很容易出错，由录像的最后当把clk改为20ns时，数据读出有误可以看出这一点。（16D=10000B）