用vhdl语言编写的数字钟程序

用vhdl语言编写的数字钟程序

ID:860070

大小:761.03 KB

页数:20页

时间:2017-09-21

用vhdl语言编写的数字钟程序_第1页
用vhdl语言编写的数字钟程序_第2页
用vhdl语言编写的数字钟程序_第3页
用vhdl语言编写的数字钟程序_第4页
用vhdl语言编写的数字钟程序_第5页
资源描述:

《用vhdl语言编写的数字钟程序》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、永州职业技术学院课程设计课程名称:EDA技术实用教程题目:基于FPGA的数字钟设计系、专业:电子技术系应用电子年级、班级:07级电子大专学生姓名:冯苗指导老师:龙安国时间:2008年12月20目录一、系统设计………………………………………………………..1.1设计要求……………………………………………………1.1.1任务………………………………………………..1.1.2要求……………………………………………….1.1.3题目分析…………………………………………二.方案论证与比较…………………………………2.1方案一…………………………………………2

2、.2方案二…………………………………………2.3方案三…………………………………………三、设计思路……………………………………………………3.1硬件模块………………………………………………3.2软件模块………………………………………………….四、调试情况………………………………………………….五、系统调试…………………………………………………六、心得体会……………………………………………………...附:参考文献……………………………………………………..20用VHDL语言编写的数字钟程序摘要:本设计要求一个12进制或24进制的具有时、分、秒计时功能

3、的数字钟,并要求能进行时、分、秒调整,每逢时有报时功能。数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。本设计基于FPGA芯片的数字钟的设计,通过多功能数字钟的设计思路,详细叙述了整个系统的硬件、软件实现过程,实现了时间的显示和修改功能、报时功能等,并尽可能的减少误差,使得系统可以达到实际数字钟的允许误差范围内。关键词:FBGA、数码管、按键一、系统设计1.1设计要求1.1.1任务设计并制作一个数字钟,通过设计,掌握电子设计的一般思路,学习电子设

4、计的一般方法。1.1.2要求(1)基本要求①计时功能:这是数字钟的基本功能,每隔一秒钟计时一次,并在显示屏上显示当前时间。②校时功能:能设置实时时间作为数字钟的当前时间,具有小时、分钟的手动校准时间功能。(2)发挥部分①计时进制的选择功能:十二小时制或二十四小时制可选择控制;②整点报警功能:每逢整点自动报警;③其他创新功能。20二.方案论证与比较2.1、方案一:采用74LS163和CD4046设计数字钟图1.1.1方案一电路图晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是

5、数字显示的电子钟都使用了晶体振荡器电路。由CD4046组成的分频器电路将32768Hz的高频方波信号经32768(214)次分频后得到2Hz的方波信号经过D触发器二分频得到秒信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。时间计数器由74LS163组成.译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工

6、作提供足够的工作电流。数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。2、方案二:采用AT89C52单片机、数码管设计数字钟20图1.1.2方案二电路图本方案采用AT89C52单片机,单片机的P1口接数码管显示电路,P0口接键控制数码管的显示,P2.0口接入整点报时电路,RESET接入复位和晶振电路。该电路能否成功,关键在于程序的编写而对元器件的要求不太高。用汇编编写得数字钟电路,采用分支结构编写,利用跳转指令与大量的中断指令.当没有按键扫描没有按键按下时,程序正常计数,当检测到有键按下时,程序运转到相应中

7、断程序进行响应处理.从而实现了分支程序的处理.方案三:采用FPGA制成的数字钟图1.1.3方案三电路图20市电经过降压电路为FPGA芯片提供3.3V的直流电压,12MHZ的晶振信号加入到FPGA芯片的内定义PORT,切换键、调时键,输出的8个四位的BCD码,经过数据选择器使得某一位信号的BCD码被选中,被选中的信号经过3/8译码电路,送到数码管的进行段码显示.而数码管的位选端也有内部软件编程实现位选.而由时、分,信号为蜂鸣器提供闹钟信号.并口端为程序输入端.三.设计思路3.1硬件模块采用ALTER公司的ACE×1K系列的EP1K10TC100-3芯

8、片,通过Quartus软件编译各个管脚的功能及特性.接入12MHZ时钟信号,经过内部软件分频.得到1HZ和1000HZ信号

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。