用小规模集成电路设计组合逻辑电路(设计性实验)

《用小规模集成电路设计组合逻辑电路(设计性实验)》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、浙江农林大学电工电子实验报告册+课程名称：_______________________________班级：_______________________________学号：_______________________________姓名：_______________________________实验名称：利用小规模集成电路设计组合逻辑电路组别________________日期________________报告分_______________一、实验目的1、掌握组合逻辑电路的设计方法2、掌握

2、组合逻辑电路的分析方法与功能验证方法3、熟悉常用集中门基础电路的应用二、实验原理1、器件简介常用数字集成电路芯片有TTL和CMOS两大系列，常见型号有74系列、54系列、CD40系列和CD45系列。其中，74系列按照工艺、功耗等特点的不同又分为74LSXX、74HCXX、74HCTXX等子系列。74LSXX是低功耗的TTL电路，74HCXX是高速CMOS电路，而74HCTXX是完全与TTL电平兼容的高速CMOS电路。本次实验使用的74LS04、74LS08、74LS32分别是六反相器门电路、4-2输入与门

3、电路、4-2输入或门电路，而74LS163是4位二进制加法计数器。（1）74LS04芯片简介输入A输出Y0110功能表图174LS04引脚图（2）74LS08芯片简介输入A输入B输出Y000010100111功能表功能表图274LS08引脚图（3）74LS32芯片简介功能表输入A输入B输出Y000011101111图374LS32引脚图（4）74LS163芯片简介功能表cpQDQCQBQA10000200013001040011501006010170110801119100010100111101012

4、1011131100141101151110161111图474LS163引脚及接线图74LS163是4位二进制加法计数器。在如图4连线中，引脚1、7、9、10连接高电位（+5V）；从引脚2输入时钟脉冲cp，即方波信号；输出端QD、QC、QB、QA在时钟脉冲作用下循环输出从小到大0000~1111十六个4位二进制数。（5）七段发光数码管共阴极七段发光数码管引脚如右图，中间两空白引脚任选其一接地，其他引脚接高电平，则相应二极管发光。1、组合逻辑电路设计设计组合逻辑电路时，首先根据实际要求或问题，抽象出描述该

5、问题的真值表，由真值表得到逻辑表达式并化简，然后根据所选择的器件功能，将简化后的逻辑表达式进行相应变换，以符合所选择器件的逻辑功能，最后根据变换得到的逻辑表达式画出逻辑图（即原理图），根据逻辑图画出实际元件的连线图，最后完成电路连线，验证电路功能。一、实验设备与器件二、1、+5V直流电源2、函数信号发生器3、示波器4、74LS163、74LS04、74LS08、74LS32、共阴极七段发光数码管各一片三、实验内容1、实验要求：本次实验要求利用74LS163的输出信号QB、QA作为组合逻辑电路的输入信号，根

6、据其变化00、01、10、11，在七段发光数码管上依次显示英文字符、、、，组成动态变化的单词2、列出状态表并写出逻辑表达式进行化简。输入输出显示QBQAabcdefg0001101E2、从74LS04、74LS08、74LS32中选用合适的门电路，并根据所选门电路变换逻辑表达式，以满足门电路的要求。3、画出逻辑电路图和芯片连线图。2、连接电路。3、调节信号发生器，输出频率为2HZ，幅度为3V的方波信号，作为时钟信号cp输入给74LS163的引脚2，观察七段发光数码管的显示效果。一、注意事项1、每个芯片都有

7、+5V工作电源，注意接地（GND）和电源正极（VCC）不能错，否则将烧毁芯片。2、74LS163芯片的1、7、9、10引脚必须接高电平+5V，芯片才能正常进行加法计数。3、74LS163芯片引脚2输入的时钟脉冲一定要正确，频率不能过高，否则看不清七段发光数码管的显示结果，幅度也不能太大，否则74LS163无法正常工作。