三位二进制同步加法计数器课程设计

三位二进制同步加法计数器课程设计

ID:9123765

大小:1.07 MB

页数:35页

时间:2018-04-18

三位二进制同步加法计数器课程设计_第1页
三位二进制同步加法计数器课程设计_第2页
三位二进制同步加法计数器课程设计_第3页
三位二进制同步加法计数器课程设计_第4页
三位二进制同步加法计数器课程设计_第5页
资源描述:

《三位二进制同步加法计数器课程设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课程设计任务书学院信息科学与技术专业自动化学生姓名学号设计题目数字电子设计题目:三位二进制同步加法计数器(无效态为010、011);序列信号发生器序列:101110.模拟电子设计题目:差分放大电路、反馈、电压比较器。内容及要求:1.数字电子部分⑴.利用触发器和逻辑门电路,设计实现三位二进制同步加法计数器(无效态为010、011);序列信号发生器序列:101110.⑵.根据设计电路图进行连线进行验证⑶.完成课程设计报告2.模拟电子部分⑷.采用multisim仿真软件建立电路模型;⑸.对电路进行理论分

2、析、计算;⑶.在multisim环境下分析仿真结果,给出仿真波形图。进度安排:第一周:数字电子设计第1天:1.指导教师布置课程设计题目及任务2.课程设计指导教师就相关问题单独进行指导3.查找相关资料并且进行电路的初步设计第2~4天:1.根据具体设计题目进行最后总体设计2.课程设计指导教师就相关问题单独进行指导3.利用实验平台进行课程设计的具体实验4.指导教师进行验收第5天:1.完成课程设计报告2.指导教师针对课程设计进行答辩第二周:模拟电子设计第1天:1.布置课程设计题目及任务。2.查找文献、资料

3、,确立设计方案。第2~3天:1.安装multisim软件,熟悉multisim软件仿真环境。2.在multisim环境下建立电路模型,学会建立元件库。第4天:1.对设计电路进行理论分析、计算。2.在multisim环境下仿真电路功能,修改相应参数,分析结果的变化情况。第5天:1.课程设计结果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。指导教师(签字):年月日分院院长(签字):年月日目录1数字电子设计部分11.1课程设计的目的11.2设计的总体框图11.3设计过程11.4设计的逻辑电路

4、图71.6实验仪器101.7实验结论101.8参考文献112模拟电子设计部分112.1课程设计的目的与作用:112.2设计任务、及所用multisim软件环境介绍112.3差分放大电路122.3.1长尾式差分放大电路122.3.2恒流源式差分放大电路162.4反馈212.4.1电压并联负反馈212.4.2电压串联正反馈232.5电压比较器242.5.1单限比较器242.5.2滞回比较器262.5.3双限比较器282.6设计总结和体会302.7参考文献31321数字电子设计部分1.1课程设计的目的1

5、、加深对教材的理解和思考,并通过设计、验证证实理论的正确性。2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。3、检测自己的数字电子技术的掌握程度。1.2设计的总体框图①下图为三位二进制同步加法器示意框图:②下图为三位二进制同步加法器示意框图:1.3设计过程1、三位二进制同步加法计数器(无效态为010、011)(设输出为进位数)。①根据题意可以确定出3位二进制加法器的状态图:000001100101110111/132排列:3位二进制加法计数器的状态图下图为三位二进制同步加法计数器(无

6、效态为010、011)的时序图:②选择触发器,求时钟方程。选择触发器:由于JK触发器功能齐全、使用灵活,故选用3个时钟下降触发的边沿JK触发器。求时钟方程:由于要求构成的是同步计数器,显然各个触发器的时钟信号都应使用输入脉冲,即③求输出方程和状态方程:卡诺图如下:ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图:ⅱ、下图为3位二进制同步加法器的输出的卡诺图:32ⅲ、下图为3位二进制同步加法器的次态的卡诺图:ⅳ、下图为3位二进制同步加法器的次态的卡诺图:ⅴ、下图为3位二进制同步加法器的次态的卡诺图:

7、根据输出卡诺图和各个触发器的次态卡诺图,可直接写出输出方程和下列状态方程:32CP④求驱动方程JK触发器的特性方程为:CP直接对照现态的系数,写出驱动方程的:⑤检查电路是否能够自启动将无效态010、011代入状态方程中进行计算,结果如下:010011100(有效态)故而能够自启动。所以状态图为:010011000001100101110111/0排列顺序:2、序列信号发生器序列:101110.①若脉冲序列有m位,用n个触发器实现时,要求,为了避免竞争冒险,用6个3位循环码代表触发器的6个状态,每个

8、对应输出脉冲序列中的一位,画状态图,为三个触发器状态,Y为输出的脉冲序列,状态图如下:00000101101011011132/0排列:3位二进制加法计数器的状态图下图为三位二进制同步加法计数器(无效态为010、011)的时序图:②选择触发器,求时钟方程。选择触发器:由于JK触发器功能齐全、使用灵活,故选用3个时钟下降触发的边沿JK触发器。求时钟方程:由于要求构成的是同步计数器,显然各个触发器的时钟信号都应使用输入脉冲,即③求输出方程和状态方程:卡诺图如下:ⅰ、下图为3位二进制同步

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。