五人表决器 刘海涛

《五人表决器 刘海涛》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、学生实验报告实验课名称：VHDL硬件描述语言实验项目名称：五人表决器专业名称：电子科学与技术班级：32050801学号：3205080117学生姓名：刘海涛教师姓名：程鸿亮___2011_____年_11___月__6__日组别___________5__________同组同学___周全___王帅_______实验日期__2010___年__11_月_6__日实验室名称______________成绩_____一、实验名称：五人表决器二、实验目的与要求：设计一个五人表决器，掌握异步清零以及锁存器的工作机制，掌握QuartusII软件的使用

2、方法以及GW48型SOPC开发平台中的输入输出模式配置方法。三、实验内容：实现一个五人表决器，要求有5个表决输入端、1个清零端、1个锁存端、表决结果显示端。1.打开QuartusII软件，建立一个新的工程。2.建立VHDL文件。3.建立矢量波形文件。4.进行功能仿真。5.进行时序仿真。6.器件的下载。四、实验条件：1.WindowsXP操作系统2.QuartusIIEDA开发系统3.杭州康芯SOPC硬件开发平台五、实验原理：通过VHDL编程，实现一个五人表决器，要求有5个表决输入端、1个清零端、1个锁存端、表决结果显示端。具体接口说明如下所

3、示:v_in：表决信号输入端，高电平为赞成，低电平为反对；lock：判决锁存信号，上升沿表决结束，锁存表决输入信号，并计算输出表决信息；clr：清零信号，高电平有效，进入新的一次表决过程；v_over：表决结束信号，高电平有效，清零信号有效后，此信号为低电平。num_agr：BCD码输出显示表决结果中赞成的人数；num_opp：BCD码输出显示表决结果中反对的人数；v_out：对应显示每个表决信号的状态；led_agr：判决结果为赞成时有效；led_opp：判决结果为反对时有效；在QuartusII上进行功能和时序仿真，之后通过器件及其端口

4、配置下载程序到SOPC开发平台中。可以用实验平台的拨动开关实现5人表决的输入信号,用实验平台的按键实现清零(clr)和锁存(lock)信号。通过实验平台上面的数码管显示的数字可以得到赞成与反对的票数。六、源代码：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityvote5isport(v_in:instd_logic_vector(4downto0);lock:instd_logic;clr:instd_logic;v_over:outst

5、d_logic_vector(2downto0);mum_agr,num_opp:outstd_logic_vector(3downto0);v_out:outstd_logic_vector(4downto0);led_agr,led_opp:outstd_logic);endentityvote5;architectureoneofvote5issignalout_temp:std_logic_vector(4downto0):="00000";beginprocess(lock,clr,v_in)variablelock_state:

6、std_logic:='0';variableagr_temp,opp_temp:std_logic_vector(3downto0):="0000";beginif(clr='1')thenlock_state:='0';out_temp<="00000";led_agr<='0';led_opp<='0';mum_agr<="1111";num_opp<="1111";agr_temp:="0000";opp_temp:="0000";v_over<="000";elsif(lock_state='0')thenout_temp<=v_

7、in;if(lock'eventandlock='1')thenlock_state:='1';v_over<="111";foriin0to4loopif(out_temp(i)='1')thenagr_temp:=agr_temp+1;endif;if(out_temp(i)='0')thenopp_temp:=opp_temp+1;endif;endloop;if(agr_temp>opp_temp)thenled_agr<='1';led_opp<='0';elseled_agr<='0';led_opp<='1';endif;mu

8、m_agr<=agr_temp;num_opp<=opp_temp;endif;endif;endprocess;v_out<=out_temp;endarchitectureo