基于dds的同步相位信号源的设计

《基于dds的同步相位信号源的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于DDS的同步相位信号源的设计摘要：针对重离子加速器（HIRFL）的低电平相幅稳定系统，设计了以同步置位直接数字频率合成器（DDS）技术为基础的同步相位信号源作为系统的不同频、严相位的基准信号源。以FPGA芯片为核心，采用VHDL语言设计各功能模块，简化了设计过程，便于升级。经过电路设计、模块仿真和现场测试，验证了设计的正确性。测试结果表明：该系统具有可靠性高、精度高、稳定度高、频率范围宽、便于控制等优点。关键词：信号源；DDS；FPGA；同步置位中图分类号：TN741?34文献标识码：A文章编号：1004?373X（2014）14?0014

2、?04DesignofsynchronousphasesignalsourcebasedonDDSZHANGHong?tao，LIQiang，LIJing（The54thResearchInstituteofCETC，Shijiazhuang050081，China）Abstract：Asynchronousphasesignalsourcebasedonsynchronoussetdirectdigitalsynthesis（DDS）technologyasavariousfrequencyandstrictin?phasereference

3、signalsourceofsystemwas10designedforlowlevelphaseandmagnitudestabilizationsystemofHIRFL.TakingFPGAasthekernel，thefunctionalmoduleswasdesignedwiththeVHDLlanguage，whichsimplifiedthedesignprocess.Itiseasytoupgrade.Thevalidityofsystemwasverifiedbythecircuitdesign，modulesimulatio

4、nandtestonspot.Performancetestresultsshowthatthesystemhastheadvantagesofhighreliability，highprecision，highstabilityandwidefrequencyrange，andiseasytocontrol.Keywords：signalsource；DDS；FPGA；synchronousset0引言同步相位信号源作为HIRFL（重离子加速器）的低电平相幅稳定系统基准信号源，负责为各个腔体（聚束器NB、主器SSC和小器SFC）的相幅稳定系统

5、提供高频率稳定度与幅度稳定度的纯净信号，是整个相幅稳定系统实现数字化的核心部分。旧系统通过外置信号源加模拟分频单元实现，电路构造复杂，精度低，体积庞大，调节不方便，维护困难。10FPGA芯片具有高速、高可靠性、高集成度、现场可编程等优点，因而在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用[1]。FPGA芯片使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能，十分适合实现DDS技术[2]。新设计的同步相位信号源以FPGA芯片为核心，在FPGA芯片内部实现DDS模块，并结合DSP控制电路、高速D/A

6、、模拟滤波和放大电路等进行了硬件电路设计，能同时产生高精度、高稳定度的三种腔体的相幅稳定系统所需的同步相位基准信号，设备体积减小，操作方便，提高了设备可靠性，易于扩展。1系统设计同步相位信号源分为基础同步相位信号源、÷M同步相位信号源与÷N同步相位信号源三个基准信号源。其中基础同步相位信号源作为聚束器的输入基准信号源。÷M同步相位信号源作为主器的输入基准信号源；÷N同步相位信号源作为小器的输入基准信号源。10同步相位信号源系统组成如图1所示，包括监控控制显示电路、DSP芯片、FPGA芯片、D/A转换电路、滤波电路和放大电路等。监控控制显示电路由

7、按键模块、显示模块和监控单元组成，显示模块可显示输出信号频率、分频比（M和N）等其他参数信息，通过按键模块进行相关设置；DSP芯片通过串口接收监控单元传输来的聚束器频率设置值[f0]、分频比M和N等数据，在DSP内部对[f0]进行精准分频得到主器频率设置值[f1]和小器频率设置值[f2]，同时同步控制单元产生清零同步信号送到FPGA内部，[f0]，[f1]和[f2]作为频率控制字通过外部存储器接口传输到FPGA芯片内部；在FPGA内部实现三路DDS模块，输出三路数字信号，经过D/A转换器转换为模拟信号，并通过滤波放大后得到不同频严同相的基准信号

8、。图1同步相位信号源的系统框图2模块设计2.1DDS模块的FPGA设计2.1.1DDS基本原理DDS的基本工作原理为：在参考时钟的驱动下，相位累加器对