资源描述：
《c波段小步进频率合成器设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、C波段小步进频率合成器设计2007年第6期仪表技术?25?C波段小步进频率合成器设计陈昌明(成都信息工程学院通信工程系,四川成都610225)摘要:提出一种基于多环锁相+DDS结构的C波段小步进频率合成器系统.采用注入锁相振荡技术为DDS设计了高稳定,低相噪参考源,利用10MHz和100MHz整数步进环路改善了系统的杂散及相噪性能.该频率合成器工作频率范围为4.6～5.3GHz,频率步进为lkHz.测试结果表明了合成器具有频谱纯,相噪低,杂散抑制能力强等特点,可满足实际系统需要.关键词:频率合成器;直接数字合成;相位噪声;小步进中图分类号:TN743文献标识码:
2、A文章编号:1006—2394(2007)06—0025一O2DesignofaSmallStepFrequencySynthesizeratC-bandCHENChang-ming(DepartmentofCommunicationEngineeringofChengduUniversityofInformationTechnology,Chengdu610225,China)Abstract:Asmallstep'S~equencysynthesizerbasedonmultiple-loopphased—lockandDDSmethodswaspropos
3、edinthispaper.Usinginjection-lockedapproach,areforencesourcewithhighstabilityandlowphasednoisewasdesigned.Both10MHzand100MHzphased-lockloopswereusedforimprovingtheperformanceofthesystem.Thefre-quencysynthesizercanprovideasmallstep'S~equencyof1.0kHzin4.6～5.3GHz.Themeasuredresuhsshowst
4、heper-formancesofhighpurityspectrum,lowphasednoise,lowspuriouslevel,andsatisfiestherequirementsforthepracticalsystem.Keywords:frequencysynthesizer;DDS(directdigitalsynthesis);phasenoise;smallstep'Sfrequency1方案设计1.1设计指标需研制的频率合成器的主要设计指标为:(1)频率范围4.6～5.3GHz;(2)输出功率12±1dBm;(3)相位噪声一100dBc/
5、Hz@10kHz;(4)杂波抑制<一70dBc.1.2实现方案本文研制的频率合成器主要由50MHz注入锁定振荡器,2.0GHz点频产生器,DDS电路,相加环路,10MHz和IOOMHz步进整数环路等六部分组成,如图1所示.50MHz注入锁定振荡是整个系统的重要组成部分之一,它的性能尤其是稳定度和相噪性能直接影响系统最终指标.采用注入锁相技术,可为后级电路产生较大功率,高稳定度和低相噪的参考频率输出.其中的10MHz参考源选用AgilentE4440A,这种高稳定信号经五倍频后作为50MHz振荡器的注入信号.根据理论分析和实验验证,注入锁相对注入源及被控振荡
6、器的噪声均有抑制作用.设锁定带宽为△∞,噪声图1频率合成器组成示意图频率为Q,则注入锁相的归一化噪声功率抑制系数
7、s.和注入锁相对被控振荡器的噪声功率抑制系数
8、s分别为收稿日期:2007—04作者简介:陈昌明(197l一),男,硕士研究生,讲师,研究方向为微波毫米波电路.(1)(2)塑==?26?仪表技术2007年第6期由式(1)可知,锁定带宽越窄,对注入源的噪声功率抑制效果越好;而从式(2)可以看出,同步带△∞越宽,则.s的抑制范围越宽,因此必须取其折衷.若注入参考源的噪声功率为P(Q),被控振荡器噪声功率为P:(Q),那么锁定后振荡器输出总的噪声功率谱可以表
9、示为P(Q)=S(Q)P(Q)+.s(Q)P(Q)(3)由上式可知,其总的噪声性能既优于注入参考源,也优于被锁振荡器.相加环路的组成如图2所示,用来对DDS输出的2GHz信号进行上变频.可采用HMC439QS16G鉴相器芯片来实现,其鉴相增益为0.3V/rad,鉴相频率1.3GHz,有很低的噪声基底(100MHz鉴相时为一153dBc/Hz@10kHz).VCO采用自行研制的陶瓷谐振器振荡器指标优于一120dBc/Hz@100kHz,K=2MHz/V.当环路锁定时,相加环输出频率为..=2000MHz+.厂nDs,即为2080MHz～2090MHz.2图2相加环
10、组成示意图DDS电路选用
