基于pci总线的dsp图像采集系统

基于pci总线的dsp图像采集系统

ID:11607686

大小:118.50 KB

页数:6页

时间:2018-07-12

基于pci总线的dsp图像采集系统_第1页
基于pci总线的dsp图像采集系统_第2页
基于pci总线的dsp图像采集系统_第3页
基于pci总线的dsp图像采集系统_第4页
基于pci总线的dsp图像采集系统_第5页
资源描述:

《基于pci总线的dsp图像采集系统》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于PCI总线的DSP图像采集系统摘要:以交通十字路口实时DSP图像采集系统为例,说明了基于PCI总线的DSP图像采集系统的优点,并详细阐明了系统的硬件结构和基于VxWorks操作平台的软件实现,最后介绍了系统实现的效果。   本文从实时性和大容量两方面介绍了在通用计算机上加入DSP加速卡实现的图像采集系统。利用DSP芯片的高速处理特性完成大部分的图像处理工作,上位机只完成辅助操作和存储系统。这种方法发挥了DSP的高速性能又具有相当大的灵活性,而且开发工具比较完善。   实时性要求足够的传输速度,PCI总线速度最高可达528MB/s

2、(66MHz、64位)。这是其他总线无法比拟的速度,如ISA总线速度只有5MB/s。另外,系统中DSP的可扩展存储空间高达lGB。这完全可以满足一般图像处理系统的需要。1、基于PCI总线的DSP图像采集系统   本系统主要用于路口违章车辆抓拍,包括闯红灯抓拍、超速行驶抓拍等。通过摄像头对车流进行监测,当有车辆在红灯期间越过停止线或在限速地段超速行驶,系统拍下车辆的行为并把数据传送到DSP进行处理,然后经PCI总线把处理后的数据上传到上位机。当然这套系统也可用于其他的监控系统,如楼宇监控等,其硬件系统基本一致,只是软件功能有所区别。 

3、  本系统采用TI公司C600系列BSP中的TMS320C6211作为系统的CPU。图像数据通过摄像机采集并输出模拟图像信号。这些信号经视频解码芯片转换为数字信号;再经FIFO输入DSP进行图像的增强、分割、特征提取和数据压缩等;然后输出信号经PCI解码芯片转换为符合PCI总线规范的标准信号,通过PCI总线接口传到上位机。系统的控制逻辑由EPLD(ErasableProgrammableLogicDevice)控制器实现。系统结构图如图1。 图1基于PCI总线的DSP图像处理系统结构图(1)视频解码芯片  系统中采集的图像信号采用P

4、hilips公司的SAA7111A完成A/D转换。  SAA7111A允许四路模拟视频输入,具有两个模拟处理通道,支持四路CVBS模拟信号或二路Y/C模拟信号或二路CVBS信号和一路Y/C信号。SAA7111A对摄像头输入的标准PAL格式的模拟图像信号进行A/D转换,然后输出符合ccIR60l格式的4:2:2的l6位YUV数据到FIF0。其中亮度信号Y为8位、色度信号Cr和Cb合为8位数据。FIFO采用IDT公司的IDT72V2l5LB芯片,FIF0的深度为512×18bit,支持STANDARD(标准)和FWFT(FirstWor

5、dFalThrough,首字直接通过)两种工作模式。按照CCIR60l格式,YUV图像分辨率为720x576象素,当按行输出时,SAA7llA输出数据流大小为:720×16=1440bit。因为DSP通过32位的SBSRAM接口与FIFO通信,故YUV数据写入FIFO时需要在FIFO之间实现乒乓切换。这时一行720×16bit的数据在两片FIFO中存储变为360×32bit。两片FIFO可以满足上述要求。FIFO的初始化及时序由EPLD实现。(2)DSP图像处理模块  TMS320C6211是TI公司发布的面向视频处理领域的新款高速

6、数字处理芯片,适用于移动通信基站、图像监控、雷达系统等对速度要求高和高度智能化的应用领域。存储空间分两部分:运行过程的临时数据存在Winbond公司的两片128Mbit的W981216BH中;系统程序则固化在FLASH存储器中,该存储器选用AMD公司生产的8Mbit的AM29LV800B。Flash存储器具有在线重写入功能。这对系统启动程序的修改和升级都带来了很大的方便。DSP处理模块结构如图2所示。图2中的HPI(HostPortInterface)为主机口;EMIF(ExternalMemooryInterface)为外部存储器

7、接口,兼容同步/异步传输方式。TMS320C6211DSP的高速性能主要体现在以下方面:1.TMS320C6211的存储空间最大可扩展到lGB,完全可以满足各种图像处理系统所需的内存空间,而且其最高时钟可达200MHz,峰值性能可达1600MIPS(百万条指令/秒)、2400MOPS(百万次操作/秒)。2.并行处理结构。TMS320C62ll芯片内有8个并行处理单元,分为相同的两组,并行结构大大提高芯片的性能。3.芯片体系采用VelociTI结构。VelociTI是一种高性能的甚长指令字(VLIW)结构,单指令字字长为32bit,8

8、个指令组成一个指令包,总字长为256hit。即每秒钟可以执行8条指令。VelociTI结构大大提高了DSP芯片的性能。4.采用流水线操作实现高速度、高效率。TMS320C6211只有在流水线充分发挥作用的情况下,才能达到最高的峰值性能

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。