基于dsp和pci总线的通信数据采集系统

基于dsp和pci总线的通信数据采集系统

ID:25002871

大小:52.50 KB

页数:7页

时间:2018-11-17

基于dsp和pci总线的通信数据采集系统_第1页
基于dsp和pci总线的通信数据采集系统_第2页
基于dsp和pci总线的通信数据采集系统_第3页
基于dsp和pci总线的通信数据采集系统_第4页
基于dsp和pci总线的通信数据采集系统_第5页
资源描述:

《基于dsp和pci总线的通信数据采集系统》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于DSP和PCI总线的通信数据采集系统

2、第1摘要:介绍一种基于DSP和PCI总线的移动通信数据采集系统。提出了一种双映射方式,成功地解决了DSP的主机通信接口(hostportinterface,简称HPI口)和PCI9052之间的通信连接。随着移动通信突飞猛进的发展,移动通信的数据业务量急剧上升,监控大容量的移动数据业务成了电信运营商刻不容缓的需求。而移动通信数据的传输一般都是基于E1链路。因此从E1链路上采集通信数据成了移动数据业务监控最基础的一部分。数字信号处理器能够高速地处理数据并具有强大的数字吞吐能力,500)this.sty

3、le.ouseg(this)">在数据采集领域获得了广播的应用。而PCI总线也因为极高的数据传输效率、与处理器无关、能支持多个外设等独特性能,逐渐成为数据采集领域微机总线的主流。本文中的采集系统就是运用TI公司的TMS320C5410高速定点DSP和PLX公司的PCI9052PCI总线接口芯片来搭建的。1系统功能概述根据实际应用析需要,系统的主要功能有:(1)可以同时采集处理一条E1链路上所有32个时际的数据;(2)对数据进行链路层协议解包后,重新打包茂特定的格式,交给上层系统(PC机)保存或进一步处理。对链路数据状态和采集的统计信息进行

4、监测,定时生成报表,交给上层系统实时显示;(3)系统应具有尽量大的软件升级功能和灵活性,便于系统提高性能或者应用于其他通信业务数据的采集。本系统的设计难点主要是如何实现DSP与PCI9052之间高效率的数据通信。如果PCI9052和数据采集芯片共用一条总线,势必会造成数据读写上的冲突,影响工作效率,因此在系统中PCI9052通过DSP上专门的高速主机通用接口(hostportinterface,以下简称HPI口)和DSP进行通信。但是HPI口总线是一个非常特殊的总线,它采用访问寄存器的方式来进行DSP内部数据的读写,HPI口单纯映射到PC

5、I的I/O空间或者存储器空间,有不可避免的缺点。本文提出了一种双映射方法,成功地解决了这一问题,实现了DSP与PCI9052之间方便、高速的数据通信。2系统的硬件设计整个硬件系统主要由DSP、PCI总线接口芯片和链路数据采集芯片组成。本系统采用TI公司的TMS320C5410(以下简称C5410)DSP,该芯片的特点有[1][2]:·处理能力可达到100MIPS;500)this.style.ouseg(this)">·采用多总线技术,一条指令可以同时访问数据和程序空间,具有高度并行性;·具有改进型的8位HPI接口,主机通过HPI口可以访

6、问DSP系统的任何一个存储器单元,而且外部访问和DSP内部操作相互独立,互不干扰;·软件可编程的等待状态发生器,可以灵活地用不同速度的器件组建系统。PCI接口芯片采用PLX公司的PCI9052,它是一款面向低端应用的高性能、工作在目标模式下的PCI接口芯片。PCI9052的本地总线宽度可以通过编程配置成8位、16位和32位,字节顺序也可编程选择,它提供了4个本地地址片选和5个本地地址空间[3]。这些特征为用户搭建PCI板卡带来了极大的方便和灵活性。数据采集芯片采用了PMC公司的PMC4351。它可以同时采集三个时隙上的数据,可以通过编程选

7、择采集或输出T1、E1数据,支持HDLC协议,可以进行去除CRC标志、复帧标志等预处理,为每小时隙提供128字节的发送FIFO和接收FIFO,有很完善的处理器接口。为了能够同时采集一整条E1链路上的数据,本系统采用了11片PMC4351组成链路数据接口单元。各个芯片之间的接口利用CPLD来完成,它的可编程性为各个组成部分之间的控制和通信提供了相当大的灵活性,也省去了大量外部电路、保证了硬件的方便调试和稳定工作。具体的硬件框图如图1所示。3DSP的HPI接口与PCI9052的连接C5410上的增强型8位HPI口为上层系统提供了一个灵活访问D

8、SP内部存储器的并行数据口。上层系统可以通过HPI口自由地读写DSP内部存储器中的任何一个单元。并且C5410为HPI口提供了专门的中断线,这样两个系统可以通过中断进行控制信息交互。HPI为上层系统的访问提供了四个端口,通过这四个端口上层系统可以读写HPI的地址寄存器(HPIA)和控制寄存器(HPIC);通过另外两个端口HPIDC和HPIDS来分别连续和单个读写C5410存储器中的数据。这四个端口由HTL0和HTL1来寻址,它们的地址分配如表1所示[2]。表1HTL0HTL1描述00110101HPICHPIDCHPIAHPIDS本系统采

9、取双映射方式来完成C5410与PCI9052的连接。第一个映射是将HPI口的四个寄存器分别映射到PCI空间的四个16位I/O口上。上层系统可以通过访问I/O端口的方式来访问这四个寄存器,而依照

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。