资源描述：
《pipeline流水线设计流程》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、pipeline流水线设计第一，什么是流水线0}$?'q:r6t9U:t6O.FSoCVista--开源IP通吃岛 流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率（提高处理速度）。%k$y0q5D/G*^SoCVista--开源IP通吃岛"m"O g'L.s(l:P.o;~#p"y1j;G$@9}+l9f3d第二，什么时候用流水线设计7l(h;A$T6O1Z#M6]3X 使用流水线一般是时序
2、比较紧张，对电路工作频率较高的时候。典型情况如下：%q2n,R8U/V1）功能模块之间的流水线，用乒乓buffer来交互数据。代价是增加了memory的数量，但是和获得的巨大性能提升相比，可以忽略不计。5u+l3m1]#p"Q1Q#G*I;z2@0c-e+@%Z-f0wSoCVista--开源IP通吃岛2）I/O瓶颈，比如某个运算需要输入8个数据，而memroy只能同时提供2个数据，如果通过适当划分运算步骤，使用流水线反而会减少面积。8f'B(C9F;p#f4w"J0E$c$E5[(^4t,r5X3）片内sram的读操作，因为sram的读操作本身就是两极流水线，除非下一步操作
3、依赖读结果，否则使用流水线是自然而然的事情。1l8a3Y5k-e.y;S+]www.socvista.comwww.socvista.com!W+B0T"~8b4）组合逻辑太长，比如(a+b)*c，那么在加法和乘法之间插入寄存器是比较稳妥的做法。,`9G$i1k H#U BSoCVista--开源IP通吃岛/C!S"*d;@)h,i第三，使用流水线的优缺点："H2s/e+M3p,u%cSoCVista--开源IP通吃岛1）优点：流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度，增加了数据吞吐量，从而可以提高时钟频率，但也导致了数据的延时。举例如下：$l/h;V
4、2U!T2@-D6DSoCVista--开源IP通吃岛 "z8~(a#j9c)G$G1T;f,s%U3w 例如：一个2级组合逻辑，假定每级延迟相同为Tpd，.Y9a9a)@7C,S2o0x:f$
5、 1.无流水线的总延迟就是2Tpd，可以在一个时钟周期完成，但是时钟周期受限制在2Tpd；4v0I"j5M5b 2.流水线："d"N7d7H-f!D4R4h; 每一级加入寄存器（延迟为Tco）后，单级的延迟为Tpd+Tco，每级消耗一个时钟周期，流水线需要2个时钟周期来获得第一个计算结果，称为首次延迟，它要2*（Tpd+Tco），但是执行重复操作时，只要一个时
6、钟周期来获得最后的计算结果，称为吞吐延迟（Tpd+Tco）。可见只要Tco小于Tpd，流水线就可以提高速度。特别需要说明的是，流水线并不减小单次操作的时间，减小的是整个数据的操作时间，请大家认真体会。1L;e'p8d3N"z(i8m1
7、2J*v3~ o6o5GSoCVista--开源IP通吃岛2）缺点：(B/d6C'p3^0~"j:h 功耗增加，面积增加，硬件复杂度增加，特别对于复杂逻辑如cpu的流水线而言而言，流水越深，发生需要hold流水线或reset流水线的情况时，时间损失越大。所以使用流水线并非有利无害，大家需权衡考虑。www.socvista.com*G1c
8、!N:S4P g-[ @-k;_6K2N$f7x9A:k5S#[6O%A第四，一个8bit流水线加法器的小例子。)G"C0W:a)E!@8T!W8A %o)Z1F2r7[)Z非流水线：)p%t h3d$k awww.socvista.commoduleadd8(a,b,c);;A*P3m:L,[2P6W*~3? input [7:0]a;"W0p3M(^6B input [7:0]b;+z6D/x0V#g,T output[8:0]c;www.socvista.com;_#l)R7~ o;g+r(]5F!P1j7u#];b assign c={1'b
9、0,a}+{1'b0,b};)j)o:H6y7o/@"USoCVista--开源IP通吃岛endmodule(z)O,[29u-{#P5
10、'?4y/V.j采用两级流水线：第一级低4bit,第二级高4bit，所以第一个输出需要2个时钟周期有效，后面的数据都是1个周期之后有效。9c:?!W4V4I']8d+v8h$w4_www.socvista.com&i%e4E&Y,?0j3X+Dmoduleadder8_2(cout,sum,clk,cina,cinb,cin);,H-i)W4]9[3l1D,m o
