_gbps串并并串转换接收器的低抖动设计_刘玮

_gbps串并并串转换接收器的低抖动设计_刘玮

ID:12642048

大小:28.66 KB

页数:0页

时间:2018-07-18

_gbps串并并串转换接收器的低抖动设计_刘玮 _第页
预览图正在加载中,预计需要20秒,请耐心等待
资源描述:

《_gbps串并并串转换接收器的低抖动设计_刘玮 》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1_25Gbps串并并串转换接收器的低抖动设计_刘玮(1) 第29卷 第1期2009年3月  固体电子学研究与进展RESEARCH&PROGRESSOFSSE  Vol.29,No.1Mar.,2009硅微电子学1.25Gbps串并并串转换接收器的低抖动设计刘 玮 肖 磊 杨莲兴(复旦大学专用集成电路与系统国家重点实验室,上海,201203)2007-08-29收稿,2007-10-22收改稿摘要:对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电

2、路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。关键词:低抖动;时钟数据恢复电路;压控振荡器;双环;鉴相器;串并并串转换中图分类号:TN752  文献标识码:A  文章编号:1000-3819(2009)01-099-07L

3、owJitterDesignfor1.25GbpsSerDesReceiverLIUWei XIAOLei YANGLianxing(StateKeyLaboratoryofASIC&System,FudanUniversity,Shanghai,201203,CHN)Abstract:Lowjitterdesignof1.25GbpsSerDes(Serialize&De-serializer)receiverforGiga-bitEthernetisdescribed.Frequency-aideddual-loopcloc

4、kanddatarecoverycircuit(CDR)isap-plied.FLLcircuitisadoptedtoenhancethetrackingrangeofCDR.Aspecialphasedetectorbasedonthree-statePFDisproposedheretoextractclockinformationfrom1.25GbpsNRZdatastream,anddriveathree-stagedcurrent-starvingringoscillatortogeneratethelowjitter1.25GH

5、zclockneeded.Equalizerisalsointroducedforlowjitterconsideration.TheSerDesreceiverisfabricatedinTSMC0.35μm2P3M3.3V/5VmixedsignalCMOStechnology.Themeasuredresultshowsagoodjitterperformanceoftheoutputparalleldata:the1σrandomjitteris7.3ps,andthetotaljitteris58mUI.Keywords:lowjit

6、ter;clockanddatarecoveryclock;VCO;dualloop;phasedetector;SerDesEEACC:1205;1230;1280收发器的重要部分。串并并串转换接收器的主要结引  言日益增长的对带宽的需求促进千兆串行数据通信的发展。文中介绍的串并并串转换接收器是应用于千兆以太网PMA子层(IEEE802.3z)的串并并串构如图1所示。均衡器预处理来自传输线的1.25Gbp输入差分数据,并将差分信号转换为单端信号。时钟数据恢复电路采用双环结构,从1.25Gbps非归零数据提取信息,产生的1.25GHz恢复时钟。

7、串行变并行模块利用恢复时钟检测帧同步信号,经:W163.com100固 体 电 子 学 研 究 与 进 展29卷 图1 串并并串转换接收器主要结构 MainarchitectureofSerDesreceiverFig.1由输出驱动电路产生10位并行输出数据(62.5Mbps)和62.5MHz时钟。时钟数据恢复电路(CDR)是串并并串转换接收器的主要部分。时钟数据恢复电路主要功能是从非归零数据中提取时钟,为串并转换提供低抖动时钟。抑制抖动是时钟数据恢复电路的一个重要任务。文献[1]、[2]提出了一些利用锁相环技术的时钟数据恢复电路结构,文献[3

8、]、[4]也讨论了抑制抖动技术。  在千兆串行互连电路中,根据抖动来源,总抖动可以分为随机抖动(RJ)和确定性抖动(DJ),如图2所示,而确定性抖动又

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。