cyclone器件中pll的配置方法

cyclone器件中pll的配置方法

ID:13545999

大小:922.00 KB

页数:28页

时间:2018-07-23

cyclone器件中pll的配置方法_第1页
cyclone器件中pll的配置方法_第2页
cyclone器件中pll的配置方法_第3页
cyclone器件中pll的配置方法_第4页
cyclone器件中pll的配置方法_第5页
资源描述:

《cyclone器件中pll的配置方法》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、使用Cyclone器件中的PLL译者:Altera中国区授权代理—骏龙科技有限公司(技术支持部)www.Cytech.com|介绍|硬件结构|软件简述|管脚和时钟网络连接|硬件功能|时钟反馈模式|板子布局|MegaWizard定制功能|时序分析|结论|介绍Cyclone™FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。CyclonePLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera®Quartus®II软件无需任何外部器件,就可以启用CyclonePLL和相关功能。本文将介

2、绍如何设计和使用CyclonePLL功能。PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟到输出(TCO)和建立(TSU)时间。 硬件结构每个CycloneFPGA包括具有多达两个PLL。表1为种型号CycloneFPGA内可用的PLL数量。表1注释:(1)位于器件的左侧中部(2)位于器件的右侧中部表2归纳了CyclonePLL的功能。 表2.CyclonePLL功能功能说明时钟倍频和分频M/(N×后scale计数器)(1)相位偏移小至156皮秒(ps)的增量幅度(2),(3)可编程占

3、空比 内部时钟输出数量每个PLL两个输出外部时钟输出数量(4)每个PLL一个输出锁定端口可以输入逻辑阵列 PLL时钟输出可以输入逻辑阵列 表2注释:(1)M,N和后scale计数器的值从1至32(2)最小的相位偏移量为压控振荡器(VCO)周期除以8(3)对于角度调整,CycloneFPGA的偏移输出频率的增量至少为45º。更小的角度增量可能取决于PLL时钟输出的倍频/分频系数。(4)100脚的扁平四方封装(TQFP)的EP1C3器件不支持PLLLVDS输出或外部时钟输出。144脚TQFP封装的EP1C6PLL2不支持外部时钟输出。CyclonePLL

4、区块PLL主要作用就是把内部/外部时钟的相位和频率同步于输入参考时钟。PLL由许多部分组成,共同完成相位调整。CyclonePLL采用一个相位频率检测器(PFD)把参考输入时钟的上升沿和反馈时钟对齐。根据占空比规定确定下降沿。PFD产生一个上升或下降信号,决定VCO是否需要以更高或更低的频率工作。PFD输出施加在电荷泵和环路滤波器,产生控制电压设置VCO的频率。如果PFD产生上升信号,然后VCO就会增加。反之,下降信号会降低VCO的频率。PFD输出这些上升和下降信号给电荷泵。如果电荷泵收到上升信号,电流注入环路滤波器。反之,如果收到下降信号,电流就会

5、流出环路滤波器。环路滤波器把这些上升和下降信号转换为电压,作为VCO的偏置电压。环路滤波器还消除了电荷泵的干扰,防止电压过冲,这样就会最小化VCO的抖动。环路滤波器的电压决定了VCO操作的速度。VCO是用四级差分环路滤波器实现的。反馈环路中的分频计数器增加输入参考频率以上的VCO频率,使得VCO频率(fVCO)等于输入参考时钟(fREF)的M倍。PFD的输入参考时钟(fREF)等于输入时钟(fIN)除以欲scale计数器(N)。因此,PFD某个输入的反馈时钟(fFB)锁定于PFD的另一个输入的fREF)。VCO的输出输入三个后scale计数器(G0、

6、G1和E)。这些后scale计数器可以在PLL中产生许多谐振频率。另外,PLL有内部延迟单元补偿全局时钟网络的走线和外部时钟输出管脚的I/O缓冲器延迟。这些内部延迟是固定的,用户无法控制。 图1是CyclonePLL主要部分的框架图 图1的注释:(1)100脚TQFP封装的EP1C3器件不支持PLLLVDS输入(2)如果你采用LVDS标准,那么要使用PLL的两个CLK管脚。专有CLK管脚的辅助功能支持LVDS输入。对于PLL1,CLK0管脚的辅助功能是LVDSCLK1p,CLK1管脚的辅助功能是LVDSCLK1n。对于PLL2,CLK2管脚的辅助功能

7、是LVDSCLK2p,CLK3管脚的辅助功能是LVDSCLK2n。(3)100脚TQFP封装的EP1C3器件和144脚TQFP封装的EP1C6PLL不支持外部时钟输出。 软件简述QuartusII软件中用altpll宏功能调用CyclonePLL。图2是CyclonePLL的端口(用QuartusIIaltpll宏功能内的名称)以及来源和目的。要注意altpll的c[1..0]和e0时钟输出端口是由后scale计数器G0、G1和E驱动的。G0和G1计数器驱动c0和c1PLL输出的内部全局时钟网络,E计数器驱动到e0PLL输出连接的PLL外部时钟输出管

8、脚。 图2CyclonePLL的端口图2的注释:(1)你可以把这些信号分配给单端I/O标准或LVDS。(2)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。