实验九 计数器及其应用 实验内容、原理及表格

《实验九 计数器及其应用 实验内容、原理及表格》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验九计数器及其应用实验内容：一、用D触发器构成异步二进制加法计数器说明：本电路用两块74LS74共四只D触发器构成，图中第一、二只为第一块，第三、四只为第二块；除了图中标注的引脚外，电源端14、地端7记住连接；、、、接到电平显示。请大家在实验报告中将减法电路图画出。该电路的特点是每一个D触发器都构成触发器，利用了其具有的翻转功能。在计数器清零后（如何清零？），第一个触发器的状态为、。（1）当第一个CP0到来时，变化为、，此时输出结果为0001。（2）当第二个CP0到来时，第一个触发器的状态变化为、，即由0→1，此时CP1得到

2、一个上升沿触发信号，第二个触发器的状态变为、，输出结果为0010。（3）接着重复步骤（1），得到0011，依此类推。表一用D触发器构成异步二进制加/减法计数器输入CP数二进制码输出十进制数输入CP数二进制码输出十进制数Q3Q2Q1Q0Q3Q2Q1Q00819210311412513614715-4-二、按下表格测试CC40192同步十进制可逆计数器的逻辑功能输入输出CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba01↑1××××加计数011↑××××减计数三、用CC40192同步

3、十进制可逆计数器实现8421码十进制加/减法计数器表二实现8421码十进制加/减法计数器输入CP数二进制码输出十进制数Q3Q2Q1Q00123456789四、按图9—3，用两片CC40192级联组成两位十进制加法计数器，输入1Hz连续脉冲，实现00—99累加计数。说明：、、应接计数为加计数时相应的电平。请大家在实验报告中将实现由99—00递减的减法计数器电路图画出。-4-五、用CC40192同步十进制可逆计数器实现六进制加法计数器（复位法）表三实现六进制加法计数器输入CP数二进制码输出十进制数Q3Q2Q1Q0012345六、用

4、CC40192同步十进制可逆计数器实现九进制加法计数器（复位法）表四实现九进制加法计数器输入CP数二进制码输出十进制数Q3Q2Q1Q0012345678-4-七、利用置数功能（）获得421进制计数器421进制计数器的计数原理：当第10个脉冲输入CC40192（1）后，CC40192（1）的将向CC40192（2）进位，而当第100脉冲输入CC40192（1）后，CC40192（2）的就向CC40192（3）进位，当第400个脉冲输入CC40192（1）后，CC40192（3）计数器输出的，即相当于百位的十进制数4。由此类推，当

5、第421个脉冲CC40192（3）计数器输出的，即相当于百位的十进制数4，CC40192（2）计数器输出的，即相当于百位的十进制数2，CC40192（1）计数器输出的，即相当于百位的十进制数1，故整个电路显示的十进制数为421。此时，接到与非门1的三个输入端均为高电平，故与非门1输出低电平，可以看出RS触发器的、，从而三块CC40192的均为低电平，又因为三块CC40192的、、、均接地（低电平），利用的置数功能，计数器此时清零。-4-