altera cyclone ii lvds学习总结

《altera cyclone ii lvds学习总结》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、AlteraCycloneIILVDS学习总结-无情剑客lufy(282094986)LVDS电平标准：LVDS是对应一种高速差分信号，对于CycloneII可输入高达805Mbps，输出高达640Mbps。对应LVDS电平IO的Place推荐：1，Single-endedIOInput至少要离一个LVDSIO4个Pad远。2，Single-endedIOOutput至少要离一个LVDSIO5个Pad远。3，平均每一对VCCIO和GND对最大可支持4个155MHz(或者更大)的的输出IO；4，平均每一对VCCIO和GND对最大可支持3个311MHz(或者更大)的的输出IO；对应Cycl

2、oneII，对应每个Bank都支持LVDS标准电平。具体见IO定义。对应在CycloneIV中，对应CycloneIVGX只有right-Bank支持TrueLVDS。而对应CycloneE中，左右Bank均支持TrueLVDS。对应上下Bank是通过Single-EndedOutputBuffer以及外部电阻组合成LVDS。对应应用TrueLvds硬件连接：对应应用上下BankLVDS硬件连接AltLvds这个IP用法讲解：AltLvds这个IP应用包括AltLvds-RX和AltLvds-TX这两个IP对。下表对应就是ALTLVDS-RX和ALTLVDS-TX对应特性：通过表中知道

3、对应Cyclone系列，无对应专用硬件实现电路实现LVDS的收发。同时对应在ALTLVDS-RX中，对应不支持动态相位监测以及校准功能，以及时钟恢复功能。对应支持此IP的器件系列：ParameterSetting以下对应就是ALTLVDS-RX和ALTLVDS-TX的参数设置对应这个参数设置对应将Deserializer电路采用内部LE单元实现。（对应有些器件支持内部LE实现或者采用内部专用电路实现，对应Cyclone系列，只能采用LE实现，内部无专用电路）。对应这个参数设置主要设置LVDS-TX通道数。对应设置最大值需根据所选的Device支持LVDS个数决定。对应这个参数主要设置对

4、应每个通道TX的数据宽度。如：8,10等，最大为10。假如对应每个通道设置的数据宽度为10，如果你选用了44个通道，对应你发送的数据位44X10=440bits。对应这个参数主要设置其是采用内部PLL还是外部PLL，如果采用外部PLL为这个IP提供时钟，你对应需要在额外提供一个PLL产生时钟提供给这个IP。对应，你必须提供一个准确的时钟输入。当你DeserializationFactor为2（对应发送数据宽度为2）,对应其实现发送直接采用DDRRegisters实现，而旁路掉SERDES这个专用电路或者SERDES实现单元。因此，这个时候不需采用外部PLL，如果要采用外部PLL，Des

5、erializationFactor至少为4.当你采用Stratix或者StratixGX系列时，对应实现LVDS采用内部专用SERDESBlock，无需采用外部PLL。对应这个参数主要设置是否直接旁路掉PLL的使用，直接通过一个ClockPin输入一个时钟。但是当你启用这个参数，对应最大DataRate被limitedto717Mbps；同时对应创建SDC文件用于约束其时序。对应这个参数设置一个复位信号输入，对应只有在实现LVDS采用内部LE实现情况下，才可选此参数配置。对应这个信号可异步复位ALTLVDS_TX中除了PLL的其他所有逻辑。对应下面的参数主要是用于当采用内部PLL时A

6、LTLVDS_TX参数设置：对应这个参数主要设置TX输出DataRate。对应其范围参考相关DeviceDatasheet.对应这个参数主要设置对应时钟输入频率。对应这个时钟输入给内部PLL。这个参数设置输入的TX_IN数据和TX_inclock时钟间的相位关系。对应这个参数设置对PLL的使能。特别应用与数个ALTLVDS_TX应用。要求所有的ALTLVDS_TX共用一个tx_pll_enable信号。并且要求对应所有的ALTLVDS_TX均采用这个参数，否则在编译中会产生对应一个警告。对应这个参数设置一个pll_areset信号给ALTLVDS_TX这个IP。这个对应提供一个复位信号

7、给PLL，当使用数个ALTLVDS_TX，对应需ALTLVDS_TX都开启这个信号，并全部使用同一个pll_areset信号。对应这个参数设置调整输出时钟相位，增加一个90°的相位偏移。从而达到输出的数据和时钟达到一个Center-aligns的关系。这个参数的意义主要是当PLL失锁，自动复位PLL。这个参数设置就是让LVDS接收和发送使用相同的内部PLL。（只有当LVDSreceivers和transmitters使用相同的时钟频率，dese