fpga蜂鸣器发声控制设计

《fpga蜂鸣器发声控制设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验一蜂鸣器实验【实验目的】1、理解蜂鸣器的工作原理。2、学习FPGA控制蜂鸣器的设计方法。【实验设备】1、带有quartusII软件的PC机一台。2、FPGA实验箱以及电源线下载线。【实验要求】1、理解蜂鸣器原理。2、实现按键控制蜂鸣器音调改变。【实验原理】1、蜂鸣器原理：蜂鸣器的原理是非常简单的，我们所要了解的就是它能在不同频率脉冲下产生不同的音调，我们听到的音调一般在350HZ左右，而我们开发板的时钟频率是50MHZ，所以事先我们先进行分频，本实验中我们根据50000000/350，来大致确定分频系数，我进行了120000分频，同学们在可听到的声音范围内可自由设置分

2、频系数；设置通过按键来调节声音的频率，来改变音调，本实验中每次调节最少使分频系数增加10000，这样使音调变化比较明显。图Error!Notextofspecifiedstyleindocument..1蜂鸣器连接图。图Error!Notextofspecifiedstyleindocument..1蜂鸣器连接图如图所示，蜂鸣器的正极接到VCC（＋5V）电源上面，蜂鸣器的负极接到三极管的发射极E，三极管的基级B经过限流电阻后由FPGA的引脚控制，当IO口输出高电平时，三极管截止，没有电流流过线圈，蜂鸣器不发声；当输出低电平时，三极管导通，这样蜂鸣器的电流形成回路，发出声音

3、。程序中改变FPGA的IO输出波形的频率，就可以调整控制蜂鸣器音调。另外，改变IO输出电平的高低电平占空比，则可以控制蜂鸣器的声音大小，本实验我们仅改变音调，不改变声音大小。1、源码：modulebeep(clk,key,beep);inputclk;inputkey;outputbeep;regbeep;reg[20:0]count;reg[20:0]n=120000;always@(posedgeclk)beginif(n==21'b111111111111111111111)n<=120000;elsecase(key)1'b0:beginn=n+10000;1'b

4、1:n=n;default:n=n;endcaseendalways@(posedgeclk)beginif(count

5、,key,beep);inputclk;inputkey;outputbeep;regbeep;reg[28:0]count;reg[28:0]n=120000;always@(posedgeclk)beginif(n==21'b111111111111111111111)n<=120000;elsecase(key)1'b0:n=n+10000;1'b1:n=n;default:n=n;endcaseendalways@(posedgeclk)beginif(count

6、'b0;beep<=~beep;endendendmodule