基于fpga的多路数据采集系统的设计

《基于fpga的多路数据采集系统的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、湖南文理学院草鱼 课程设计报告草鱼 草鱼 草鱼 课程名称：pork草鱼草鱼草鱼草鱼草鱼草鱼通信系统课程设计草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 专业班级：pork草鱼通信120101班草鱼学号（19号）草鱼 学生姓名：pork草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼杨海鑫草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 指导教师：pork草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼戴正科草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 完成时间：pork草鱼草鱼草鱼草鱼草鱼草鱼2015年草鱼6草鱼月草鱼26草鱼日草鱼草鱼草鱼草鱼草鱼 报

2、告成绩：pork草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 草鱼 评阅意见：鲫鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼评阅教师草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼日期草鱼2015.6.29草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼 草鱼 草鱼 草鱼 草鱼草鱼 草鱼 草鱼 目录草鱼 草鱼 一、pork设计要求3草鱼 二、pork设计作用与目的3草鱼 三、po

3、rk所用设备及软件3草鱼 四、pork系统设计方案4草鱼 191.系统总体设计4草鱼 2.工作原理5草鱼 五、pork系统硬件设计7草鱼 1.A/D转换模块7草鱼 2.数据存储模块9草鱼 3.D/A转换模块9草鱼 4.FPGA控制模块10草鱼 六、pork系统软件设计10草鱼 1.主程序流程设计10草鱼 2.子程序设计11草鱼 3.FPGA的编程13草鱼 七、pork实验调试结果13草鱼 八、pork设计中的问题及解决方法15草鱼 九、pork设计心得15草鱼 十、pork参考文献16草鱼 十一、pork附录18草鱼 1.程序总体结构原理图18

4、草鱼 1.TLC5510采样控制18草鱼 2.程序清单18草鱼 1.状态机实现TLC5510采样控制程序18草鱼 2.行为描述方式实现TLC5510采样控制程序20草鱼 草鱼 草鱼 草鱼 草鱼 基于FPGA的多路数据采集系统的设计草鱼 草鱼 设计要求草鱼 数据采集电路是测试系统中的重要组成部分，鲤鱼19其主要包括模拟电路部分和数字电路部分两个部分。草鱼其中的模拟部分主要是将前端的传感器所提供的电参量信号进行转草鱼换、pork放大、pork滤波、pork调零等处理，鲤鱼使之成为适合AD或者显示记录仪器所需要的电压信号。草鱼数字部分主要是根据不同的

5、需要按照不同的采样策略来对AD转换器进行控制，鲤鱼实现对模拟信号的采样和量化。草鱼同时数字部分的电路还要将所采集的数据进行处理、pork存储和向上位机传输，鲤鱼以便进行更进一步的数据分析。草鱼草鱼 设计作用与目的草鱼 介绍了一种基于FPGA的多路数据采集系统的设计方案，鲤鱼描述了系统的主要组成及FPGA的实现方法，鲤鱼并用VHDL语言设计的状态机在QuanusⅡ发软件草鱼中进行真。草鱼该系统在通用数据采集系统的基础上，鲤鱼增加数据编码模块，鲤鱼将多路数据组合为一路进行存储；pork采用批处理数据方式，鲤鱼减少数据编码次数，鲤鱼加快数据处理速度。

6、草鱼草鱼 所用设备及软件草鱼 嵌入式处理器、porkFPGA软件、pork有QuanusⅡ仿真软件的计算机。草鱼草鱼 系统设计方案草鱼 本次设计有2个方案可供选择。草鱼草鱼 草鱼草鱼方案一是采用ATmega16单片机设计。草鱼用ATmega16单片机控制的多路数据采集系统的设计方案。草鱼单片机将现场采集的多路模拟信号转换为数字量,通过LCD12864将其在现场显示,通过AT24C64将数据进行存储,现场采集的信号还可以通过485总线传输至上位机。草鱼草鱼 方案二是采用嵌入式处理器，鲤鱼并通过FPGA软件进行仿真，鲤鱼将外界干扰信号滤波之后输入到

7、A/D转换芯片TLC5510中。草鱼草鱼 本次设计采用方案二。草鱼原因在于方案一的单片机结构复杂，鲤鱼教科书中并未提及，鲤鱼而方案二中只需要仿真，鲤鱼所需芯片可以在教科书中找到。草鱼草鱼 系统总体设计草鱼 系统的总体结构如图4.1所示。草鱼在符合奈奎斯特采样定理的条件下，鲤鱼外界的模拟信号频率要小于采样模块采样频率的1/2。草鱼如果还有高频分量的话，鲤鱼可以让外界的模拟信号经过一个低通滤波器滤除高频分量后输入到A/D转换芯片TLC5510中。草鱼草鱼 经过A/D转换器后不仅时间离散化了，鲤鱼而且幅度也离散化，鲤鱼即x(n)。草鱼由FPGA中的采

8、样控制器控制TLC5510的采样，鲤鱼19将采集到的信号锁存在FPGA的内部存储器RAM中，鲤鱼然后控制RAM中的数据输出到D/A转换器，鲤鱼D/A转