>.基于!"#$的多路高速数据采集系统林长青!孙胜利!中科院上海技术物理研究所?上海"> >.基于!"#$的多路高速数据采集系统林长青!孙胜利!中科院上海技术物理研究所?上海" />
基于fpga的多路高速数据采集系统

基于fpga的多路高速数据采集系统

ID:33798465

大小:401.56 KB

页数:4页

时间:2019-03-01

基于fpga的多路高速数据采集系统_第1页
基于fpga的多路高速数据采集系统_第2页
基于fpga的多路高速数据采集系统_第3页
基于fpga的多路高速数据采集系统_第4页
资源描述:

《基于fpga的多路高速数据采集系统》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、总第!"卷第!#$期电测与仪表%&’(!)*&+!#$,--.年第.期/’0123415’605783090:2;<:723890:2524&:65=+)>>.基于!"#$的多路高速数据采集系统林长青!孙胜利!中科院上海技术物理研究所?上海,>>>@A"摘要!结合数据采集系统在航天遥感中的应用"介绍了一种基于BCDE的多路数据采集系统"给出了硬件原理框图"并对系统进行了分解"而后讨论了影响系统性能的因素#实际应用证明"采用该方法设计的系统能有效地完成多路同步高速数据采集任务#关键词!BCDE$多路$高速数据采集中图分类号!FC"!#文献标识码!G文章编号!H>>HIH

2、AJ>",>>.#>.I>>.,I>$123’4567)88,394:7;<,,0=)’)$*>24&4’4/8;-&’,?@)&,0A8B"#$K<*LM5:NIO4:N"PQ*LM5:NI7M0:NRPM5:NM54S070531M<:7242820&TF01M:&’&N=5:UCM=7417?LM4:070E15U09=&TP140:107?PM5:NM54">>>@A?LM4:5V$%&’()*’WFM0X5X034:23&U81075Y4:U&T98’24I1M5::0’U52551O847424&:7=7209Z570U&:BCDE5:UM4NMI7X00

3、UPSE6?5:U2M0M53U[53071M0952417475’7&X3070:20U+FM0T512&375TT0124:N2M0X03T&395:10&T7=7209530U4718770U+EXX’41524&:4:X3512410U09&:72352072M0]5’4U42=&TU52551O847424&:7=7209++,-./(0&WBCDE^98’24I1M5::0’^M4NMI7X00UU52551O847424&:7=7209C引言耗低"工作频率高"可以集采集控制%缓冲%处理%传输现代数字信号处理技术的飞速发展"使得在一个控制%通讯于一个芯片

4、内"编程配置灵活"开发周期较小的系统里完成数据的实时处理成为可能#在某些短"系统简单"而且比较容易移植到航天级芯片里"因微机检测场合"还可能会产生一些带宽或边沿陡峭的此"对于有严格时序要求的多路高速数据采集系统"模拟信号"特别在航天遥感中"往往还需要多通道数我们采用BCDE构建多路高速数据采集系统核心控据采集"而且由于存在覆盖面积大%周期性强的特点"制电路"主要完成数据的采集%传输#采样通道数为@"采集的数据量大"因此"这样往往对数据采集系统的采样频率,6bc"Ea分辨率要求为_-Z427#采集%传输速度和精度提出了较高要求#D数据采集系统硬件实现&_’最常用的数据采

5、集方案往往是以6LQ为核多路同步数据采集系统的硬件架构如图_#心"控制多路信号的采集及处理"但由于单片机本身如图_"输入模拟信号经过调理电路后送E‘a转的指令周期以及处理速度的影响"对于多通道%多个换阵列"经过数据的合并后送SE6缓存"最后将采集E‘a组成的阵列进行控制以及数据处理"普通6LQ的数据分两路"一路经数据采集卡送进CL"另一路送往往很吃力甚至达不到要求"因此高速数据采集系统里往往不采用单片模拟信!"号#输$%入&!"!!!"#"机直接控制#模拟信!号"#输$%入&#"$#$%#$!"#$$&,’采用航天级aPC&如Ea模拟信!"号#输$%入&%%%&PC

6、,_-,-’"但由于数据采集系统往往是进行些简单的读写"对aPC的高模!拟"信#$号%输&出!"#$速运算能力来说是种浪费#而BCDE集成度高%体积小%功图_多通道高速E‘a数据采集系统5!"万方数据5总第!"卷第!#$期电测与仪表%&’(!)*&+!#$,--.年第.期/’0123415’605783090:2;<:723890:2524&:65=+)>>.信号恢复电路恢复出模拟信号以便观察!E!B"6#$T根据?@AB在系统中功能"可以将其模块化为BC!!D控制及并串转换#乒乓传输控制#EB6读写控制F""个部分!##$$!"#$!"#$G(GBCD控制及并串转换

7、模块!!采用多片无差别BCD构成阵列来实现"与常用的""##模拟多路开关加单片BCD比"保证了信号采集的同步$$性"避免了使用模拟多路开关带来的一系列问题如开E!B"6#"$关导通电阻的影响#通道切换过程中尖峰电压的处门!控"信#号$门!控"信#$号理#输入信号电压摆幅#高频采样时噪声的抑制等!BC图F乒乓EB6控制D转换芯片采用BD公司的BDH""."量化位数G"I427"转换速率".6J@J"采用流水线结构"输出管道应打开"锁存器"呈高阻状态&与此同时"EB6"则进延迟F个采样时钟周期"内部集成取样保持器!其工行数据读出"锁存器F呈高阻状态"锁存

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。