基于dsp的音频信号采集系统设计

《基于dsp的音频信号采集系统设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

基于DSP的音频信号采集系统设计摘要：本设计是一个基于TMS320VC5402的音频信号采集系统。介绍了该系统的总体实现方案和硬件设计，利用TMS320VC5402芯片来实现音频信号的采集和输出。本系统主要分为以下几个部分：电平转换电路、AD转换电路、静态存储与动态存储、USB接口以及JTAG部分。最后通过对DSP系统进行仿真调式，证明所设计的基于DSP的硬件系统是一个很好的音频信号采集系统。关键词：DSPTMS320VC5402音频信号采集与处理1、确定硬件实现方案系统框图如图1所示。该系统主要分为以下几个部分：电平转换电路、AD转换电路、静态存储与动态存储、USB接口以及JTAG部分。系统通过采集声音信号来检测器械的裂纹、密合度等。将DSP高速处理数字信号的能力与USB高速传输数据的能力结合起来，使其服务于工业生产，是该系统的主要设计目的。硬件设计思想人类可以听到的声音信号是范围在20-20kHz的模拟信号，所以首先需要传感器接收该声音信号，接着需要进行转换，使声音信号由模拟信号变为数字信号。之后通过分析噪声产生的原因和规律，利用被测信号的特点和相干性，检测被覆盖的声音信号。在检测方法上有频域信号的相干检测、时域信号的积累平均、离散信号的计数技术、并行检测等方法。图1硬件系统框图Figure1blockdiagramofhardwaresystem2、器件的选择2.1芯片的选择本系统中DSP采用的是TI公司的TMS320VC5402（以下简称5402），其操作速率达100MIPS，由于其具有改进的哈佛结构，所以它可以在一个指令周期内完成32x32bit的乘法，亦可以迅速完成数学运算最常用的乘加运算。它有4条地址总线、3条16位数据存储器总线和1条程序存储器总线，40位算术逻辑单元(AIU)，一个17×17乘法器和一个40位专用加法器。8个辅助寄存器及一个软件栈，允许使用最先进的定点DSP的C语言编译器，内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串行口、一个8位并行与外部处理器通信的HPI口、2个16位定时器以及6通道DMA控制器，特别适合电池供电设备．2.2ADC的选择本设计中选用的AD转换芯片是TI公司的TLC320AD50C。该芯片的采样采用ΣΔ技术，即将一个抽样滤波器放置于ADC后，将一个差值滤波器放置在 DAC前。这种结构的最大特点就是使系统可同时进行接收、发送任务。TLC320AD50C可实现高采样率（最高可达22.5kb/s）的AD/DA转换，该功能由2个16位的同步串行转换通道实现，可直接和DSP连接进行通信。2.3存储器的选择由于5402片内的ROM和DRAM资源有限，所以该系统需要外部存储设备，本设计选择一片SRAM作为静态存储器，一片FLASH作为动态存储设备。其中SRAM使用的是GS1117：64K×16的1MB异步静态随机存储器。GS71116是一个由高速的互补性金属氧化物半导体晶体管（CMOS）组成的静态随机存储器，不需要外部时钟或时间频闪观测器。3.3V的操作电压，所有的输入输出均兼容晶体管逻辑电路（TTL）。它的快速通道时间小于15ns，操作电流小于100mA。2.4通信器件的选择该设计利用USB接口芯片直接与DSP相连，通过DSP的程序实现USB的协议，最大的优点就是可以保障数据交换的速度。利用USB通讯的主要优点，便是传输速度快，支持热插拔，占用资源少，可扩展性强。3、电源5402的CPU电压为3.3伏，外设电压为1.8伏，所以该系统还需要一个供电的电源模块，可以将一般的输入电压5伏转化为3.3与1.8伏的电压为DSP供电，该5V电压还可为除DSP以外的其他设备供电。4、原理图设计在本系统中，几个基本环节就是：电平转换电路：将5V电源转换为3.3V与1.8V，分别为DSP芯片的片上外设以及CPU供电；AD信号转换电路：将传感器接收到的模拟信号转换为数字信号，供DSP进行处理；信号的存储电路：储存DSP处理的信号；信号传输电路：将经过处理的信号上传至电脑；仿真电路：用于测试DSP芯片。4.1电平转换电路设计电平转换电路，顾名思义，就是将电源供电的电压转换为适合芯片工作的电压。由于5402的核电压与片上外设电压不同，而且整个电路需要的电压并不能由电源直接提供，所以电平转换电路可以说是整个电路工作的动力，为各个元器件提供适合其工作的条件。在该电路中，电源芯片使用的是TI公司的TPS767D301(以下简称D301)。D301是一款可以使不同电压分别输出的芯片，可输出3.3V和介于1.5-5.5V之间的某一调整后的电压。因为5402的外设电压是3.3V，核电压为1.8V，所以在此设计中，将该芯片的输出设定为3.3V和1.8V，与5402匹配。连接图如图2所示。在1OUT的输出部分Vo=Vref×（1+R1/R2），在D301中，Vredf=1.1834V，所以Vo=1.1834V×（1+15.8/30.1）=1.8V。4.2AD转换电路设计本设计中选用的AD转换芯片是TI公司的TLC320AD50C。TLC320AD50C中的可选项和电路配置可以通过串行口进行编程，该芯片对掉电、复位、信号采样率、串行时钟率、增益控制、通信协议、测试模式等可通过串行口进行编程和电路配置。具体连接如图3： 图2电平转换电路Figure2thelevelconvertingcircuit图3AD转换电路Figure3theADconversioncircuit片外复位电路提供上电复位，晶振电路可提供10MHz的主时钟频率，数据采样频率和其他时钟信号均由此频率分配。5402与AD50C之间的通信格式为主串行通信格式：接收和发送转换信号。4.3USB接口设计PDIUSBD12是一款带并行总线的USB接口器件，它符合通用串行总线USB1.1版规范，集成了SIE、FIFO、存储器收发器以及电压调整器等，可与任何外部微控制器或微处理器实现高速并行接口2M字节/秒，且在批量模式和同步模式下均可实现1M字节/秒的数据传输速率，可通过软件控制与USB的连接，采用GoodLink技术的连接指示器,在通讯时使LED闪烁，具有可编程的时钟频率输出，内部上电复位和低电压复位电路，为双电源操作，在3.3±0.3V或扩展的5V电源下均可使用，可实现多中断模式的批量和同步传输。连接图如图4： 图4USB接口Figure4USBinterface5DSP设计5.1复位电路采用MAX706R芯片组成的自动复位电路，既能实现上电复位，又能检测系统运行。电路如下图：图5自动复位电路Figure5Automaticresetcircuit5.2时钟电路采用外部时钟源，设置CLKMD1=1，CLKMD2=0，CLKMD3=1。芯片上电后，使CLKMD寄存器的复位值为F000H，DSP芯片的时钟为外部晶振频率的1/4。5.3串行接口TMS320VC5402提供了2个高速、双向、多通道带缓冲功能的串行口McBSP。本系统采用标准串行口方式。5.4外部存储器5402与SST39VF400的接口电路设计如图1所示。该电路主要通过 DSP的相关输出管脚来控制FLASH的擦除和读写。其中，A0～A19为地址线，DQ0～DQ15为数据线，OE和WE分别为输出使能和写使能，CE1为片使能。6结论在数字化时代背景下，DSP已成为各种电子产品等领域的基础器件，而其在电机控制、声音识别与图像识别领域中的应用则是更为广泛。通过这个声音采集系统，我们可以把无形的声音信号转化为图形进行处理，可以观察它的波形特点进行研究、工业生产等等。而在设计其他的DSP应用系统接口电路时，要根据具体情况综合考虑性能指标、器件选取、外围电路设计等方面，仔细选取器件，精心合理布局，才能达到理想的设计效果。参考文献（1）邹彦等，DSP原理及应用，电子工业出版社，2011年5月，279-330（2）李利，DSP原理及应用技术，中国水利水电出版社，2004年，200-210（3）汪安民，TMS320C54xxDSP实用技术，清华大学出版社，2002年7月，156-175