半定制设计——vga驱动电路

《半定制设计——vga驱动电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实践教学要求与任务:输入24bitRGB信号存放于片外SRAM，输出VGA驱动信号（1）显示数据24bit构成MSB为R，LSB为B；（2）构造SRAM访问电路，设计输出驱动时序电路；（3）屏幕800*600；刷新时间33ms；时钟40MHz；（4）使用SMIC工艺库smic18_IP6M完成设计；（5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、物理验证。工作计划与进度安排:本设计持续15天，其中最后一天（周五）为答辩时间。第1-2天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案

2、的准备；第3-5天：完成设计与验证方案，经指导老师验收后进入模块电路设计（验收设计文档）；第6-9天：完成模块电路设计，进行代码输入，并完成代码的仿真（验收代码与仿真结果）；第9-10天：约束设计，综合（验收约束与综合结果）；第11-12天：布局布线，完成版图（验收版图结果）；第13-14天：物理验证、后仿真，修改设计（验收物理验证结果和时序仿真结果）；第15天：整理设计资料，验收合格后进行答辩。IV摘要VGA是IBM在1987年随PS/2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。虽然在现如

3、今的计算机领域，VGA显示器接口以略显过时，但因其仍然是最多制造商所共同支持的一个标准。所以个人电脑在加载自己独特的驱动之前，都必须支持VGA的标准，被也说明了VGA在显示标准中的重要性与兼容性。在本课设中，设计完成了一个支持分辨率为800*600，刷新频率为60Hz的VGA驱动电路。并完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、物理验证。关键字：VGA驱动电路；VerilogHDL；半定制IV目录引言1VGA显示驱动电路设计21.电路设计21.1设计要求21.1.1设计功能21.1.2设计环境21.2VGA电路基本原

4、理及参数21.3设计规范41.3.1接口规范41.3.2功能规范41.3.3性能规范41.4电路模块设计52.电路仿真与分析62.1代码输入62.2功能仿真62.3FPGA验证73.电路逻辑综合93.1约束脚本93.2时序报告93.3面积报告104.电路版图设计114.1布局114.2时钟线优化115.物理验证13总结14参考文献15附录一：设计代码16附录二：测试平台20IV附录三：约束脚本22附录四：管脚文件25IV引言本文采用Verilog 硬件描述语言描述VGA显示电路，VGA作为一种标准的显示接口得到广泛的应用。利用EDA设计方法，可以因地制宜

5、，根据用户的特定需要，设计出针对性强的VGA显示控制器，不仅能够大大的降低成本，还可以满足生产实践中不断变化的用户需要。它将大量的电路功能集成到一个芯片中，并且可以由用户自行设计逻辑功能，提高了系统的易用性、集成度和可靠性。26VGA显示驱动电路设计1.电路设计1.1设计要求1.1.1设计功能输入24bitRGB信号存放于片外SRAM，输出VGA驱动信号（1）显示数据24bit构成MSB为R，LSB为B；（2）构造SRAM访问电路，设计输出驱动时序电路；（3）屏幕800*600；刷新时间33ms；时钟40MHz；（4）使用SMIC工艺库smic18_IP

6、6M完成设计；（5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、物理验证。1.1.2设计环境在Linux环境下，使用MentorGraphics公司的Modelsim进行功能仿真，使用Synopsys公司的DesignCompiler进行综合，使用Cadence公司的SOCEncounter进行布局布线。1.2VGA电路基本原理及参数工业标准的VGA显示。常见的彩色显示器，一般由CRT (阴极射线管)构成，彩色是由R、G、B（红、绿、蓝）三基色组成，CRT用逐行扫描或隔行扫描的方式实现图像显示，由VGA控制模块产生的水

7、平同步信号和垂直同步信号控制阴极射线枪产生的电子束，打在涂有荧光粉的荧光屏上，产生R、G、B三基色，合成一个彩色像素。扫描从屏幕的左上方开始，由左至右，由上到下，逐行进行扫描，每扫完一行，电子束回到屏幕下一行的起始位置，在回扫期间，CRT对电子束进行消隐，每行结束是用行同步信号HS进行行同步；扫描完所有行，再由场同步信号VS进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。行同步信号HS 和场同步信号VS是两个重要的信号。显示过程中，HS 26和VS的极性可正可负，显示器内可自动转换为正极性逻辑。VGA行同步信号HS和场同步信号VS

8、的时序图如图1.1所示， T1为行同步消隐；T2为行显示时间；T3为场同步消隐；