arm926ej-s高速缓存和写缓冲

《arm926ej-s高速缓存和写缓冲》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ARM926EJ-S存儲器管理部件（MMU）ARM926EJ-S處理器實現了一個增強的ARMV5架構的MMU，以向操作系統SymbianOS,WindowsCE，和Linux等提供其所需的虛拟存儲特性。這些虛拟存儲功能特性是存儲器訪問權限控制和虛拟地址到物理地址轉換。由CPU内核産生的虛拟地址被FCSE(快速上下文變換擴展)用CP15寄存器13的值變換到一個修改了的虛拟地址（MVA）。MMU用一個存儲于物理存儲器的單一，兩級頁表集轉換MVA到物理地址。頁表集中的每個入口包含訪問權限和與虛拟地址對應的物理地址。一級轉換表包含4096個入口，與MVA的位[31：20]對應。這些入口包含

2、一個指向含有相同屬性信息（訪問權限，域等）的1MB物理存儲扇區的指針，或二級轉換表一個入口的指針：粗頁表或者細頁表。二級轉換表包含兩個子表，粗頁表和細頁表。粗頁表裏的一個入口包含一個指針，指向相同訪問權限的大頁和小頁。細頁表中的一個入口包含一個到大，小和極小頁的指針。表1展示了物理内存中每頁的不同屬性。MMU包括：·訪問控制邏輯·轉換旁視緩沖區（TLB，TranslationLook-asideBuffer）·轉換表遍曆硬件1.1訪問控制邏輯訪問控制邏輯控制轉換表中的每個入口的訪問(權限)信息。訪問控制邏輯檢查兩種訪問信息：域和訪問許可。域（domain）是用于一個存儲區域的訪問控

3、制的主要機制；共有16個域。它定義了操作能夠進行的必要的條件。域決定了訪問是否被允許還是被忽略。二級訪問控制機制是被爲段，大頁，小頁和極小頁定義的訪問控制。段和極小頁面有一個單一訪問允許集，但大頁和小頁可以和4個訪問允許集關聯，每個子頁(四分之一頁)一個訪問允許集。1.2轉換旁視緩沖區(TLB)轉換旁視緩沖區(TLB)緩存已轉換的表項從而避免每次都轉換。當TLB包含一個MVA(修改了的虛拟地址)入口，訪問控制邏輯決定訪問是否被允許并且輸出對應于MVA的物理地址。如果訪問被禁止，MMU發信号給CPU内核來中止。如果TLB不包含MVA的一個入口，轉換表遍曆硬件被引入，從物理内存中的轉換

4、表中檢索轉換信息。1.3轉換表遍曆硬件轉換表遍曆硬件是一個邏輯，此邏輯遍曆存儲于物理内存中的轉換表，得到物理地址和訪問許可并且更新TLB。硬件遍曆中的階段數可以是一或二，取決于地址是否被标記爲一個段映射訪問或一個頁面映射訪問。有三種容量的頁面映射訪問，一種容量的段映射訪問。頁面映射訪問用于大頁，小頁和極小頁。轉換過程總是以一級讀取啓動。一個段映射訪問僅需要一級讀取，但一個頁面映射訪問需要一個額外的二級讀取。11.5.4MMU錯誤MMU在以下幾種錯誤時産生一個中止：·對齊錯誤（僅對數據訪問）·轉換錯誤·域錯誤·權限錯誤MMU的訪問控制機制檢測發生這些錯誤的條件。如果錯誤是存儲器訪問引

5、起的，MMU中止訪問并發錯誤信号給CPU内核。MMU保存數據訪問錯誤所産生的狀态和錯誤地址信息，并将這些信息保存到數據錯誤狀态寄存器和錯誤地址寄存器中。MMU也保存由取指産生的錯誤信息到指令錯誤狀态寄存器中。當錯誤發生，錯誤狀态寄存器（CP15中的寄存器r5）指示數據或預取指中止的原因，和中止的訪問域數。錯誤地址寄存器（CP15中寄存器r6）保存與導緻數據中止的訪問相關聯的MVA。ARM926EJ-S高速緩存和寫緩沖ARM926EJ-S包含一個16KB的指令緩存(ICache)，一個16KB數據緩存（DCache），和一個寫緩沖。雖然ICache和DCache擁有共同的特性，每種仍

6、然有若幹特定的機制。高速緩存（ICache和DCache）是四路組相聯的(four-waysetassociative),addressed,indexedandtaggedusingtheModifiedVirtualAddress(MVA),帶有一個8字長的cacheline，DCache有兩個dirty位。ICache和DCache提供了緩存鎖定，緩存污染控制和line替換機制。ARM926EJ-S緩存支持一種新特性，叫做allocateonread-miss(讀取未命中),也就是大家所共知的wrapping。此功能特性使緩存能首先執行關鍵字緩存再充填。這就是說當對一個字的請

7、求導緻一個讀取未命中(read-miss)時，則緩存執行一個AHB訪問。緩存不是裝載整個line（8words），而是首先裝載關鍵字，所以處理器可以快速的讀取，然後是剩餘的字，而不管字被分配在cacheline的哪個位置。高速緩存和寫緩沖被CP15寄存器r1（控制），CP15寄存器r7（緩存操作）和CP15寄存器r9(緩存鎖定)所控制。1.1指令緩存（ICache）ICcahe緩存取出來的指令，等待處理器執行。ICcache可以通過寫1到CP15寄存器r1的I位來使能