专科《数字逻辑》复习题库及答案

《专科《数字逻辑》复习题库及答案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、专科《数字逻辑》复习题库及答案一、选择题1．和二进制数(1100110111.001)等值的十六进制数学是()。A.337.2B.637.2C.1467.1D.c37.42．是8421BCD码的是（）A.1010B.0101C.1100D.11113．和二进制码1100对应的格雷码是（）A.0011B.1100C.1010D.01014．和逻辑式相等的式子是()A.ABCB.1+BCC.AD.5．若干个具有三态输出的电路输出端接到一点工作时，必须保证（）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。B.任何时候最多只能有一个电路处于工作态，其余应处于三态。C.任何

2、时候至少要有两个或三个以上电路处于工作态。D.以上说法都不正确。6．A+B+C++A=（）A.AB.C.1D.A+B+C7．下列等式不成立的是（）A.B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.8．A.ABCB.A+B+CC.D.9．欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是()A.5B.6C.10D.5310．一块数据选择器有三个地址输入端，则它的数据输入端应有（）。A.3B.6C.8D.111．或非门构成的基本RS触发器，输入端SR的约束条件是（）A.SR=0B.SR=1C.D.12．在同步方式下，JK触发器的现态Qn=0，要

3、使Qn+1=1，则应使（）。A.J=K=0B.J=0，K=1C.J=1，K=XD.J=0，K=X13．一个T触发器，在T=1时，来一个时钟脉冲后，则触发器()。A.保持原态B.置0C.置1D.翻转14．在CP作用下，欲使D触发器具有Qn+1=的功能，其D端应接（）A.1B.0C.D.15．一片四位二进制译码器，它的输出函数有（）A.1个B.8个C.10个D.16个16．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（）。A.B.C.D.17．相同计数模的异步计数器和同步计数器相比，一般情况下（）A.驱动方程简单B.使用触发器的个数少C.工

4、作速度快D.以上说法都不对18．测得某逻辑门输入A、B和输出F的波形如下图，则F(A，B)的表达式是（）A.F=ABB.F=A+BC.D.13．Moore和Mealy型时序电路的本质区别是（）A.没有输入变量B.当时的输出只和当时电路的状态有关，和当时的输入无关C.没有输出变量D.当时的输出只和当时的输入有关，和当时的电路状态无关14．n级触发器构成的环形计数器，其有效循环的状态数为（）A.n个B.2n个C.2n-1个D.2n个15．ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。A.10B.102C.210D.10416．74LS160十进

5、制计数器它含有的触发器的个数是（）A.1个B.2个C.4个D.6个17．组合型PLA是由（）构成A.与门阵列和或门阵列B.一个计数器C.一个或阵列D.一个寄存器18．TTL与非门的多余脚悬空等效于()。A.１B.０C.ＶccD.Vee19．设计一个8421码加1计数器，至少需要（）触发器A.3个B.4个C.6个D.10个20．以下哪一条不是消除竟争冒险的措施（）A.接入滤波电路B.利用触发器C.加入选通脉冲D.修改逻辑设计21．主从触发器的触发方式是（）A.CP=1B.CP上升沿C.CP下降沿D.分两次处理22．下列说法中，（）不是逻辑函数的表示方法。A．真值表和逻辑表达式B

6、．卡诺图和逻辑图C．波形图和状态图23．已知某触发器的特性所示（触发器的输入用A、B……表示）。请选择与具有相同功能的逻辑表达式是（）。A．B．C．ABQn+1说明00Qn保持010置0101置111翻转24．用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（）。A．8B．16C．32D．6425．下列信号中，（）是数字信号。A．交流电压B.开关状态C.交通灯状态D.无线电载波26．余3码10001000对应2421码为（）A.01010101B.10000101C.10111011D.1110101127．若逻辑函数，则F和G相与的结果为（）A.B.1C.D.

7、013．为实现D触发器转换为T触发器，图所示的虚线框内应是（）A.或非门B.与非门C.异或门D.同或门14．完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（）个状态A.2B.3C.1D.415．下列触发器中，没法约束条件的是（）A.时钟触发器B.基本触发器C.主从触发器D.边沿D触发器16．组合逻辑电路输出与输入的关系可用（）描述A.真值表B.状态表C.状态图D.逻辑表达式17．实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（）A.4入4