高速cmos 模拟集成电路中的静电保护电路设计

《高速cmos 模拟集成电路中的静电保护电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、高速CMOS模拟集成电路中的静电保护电路设计随着超大规模集成电路工艺技术的不断提高，目前CMOS集成电路已经进入了超深亚微米阶段，MOS器件的尺寸不断缩小，栅氧化层厚度越来越薄，其栅耐压能力显著下降，集成电路失效的产品中有35%是由于ESD问题所引起的。因此CMOS集成电路的静电放电(ElectrostaticDischarge，ESD)保护电路的设计越来越受到了电路设计者的重视。ESD保护电路是为芯片电路提供静电电流的放电路径，以避免静电将内部电路击穿。由于静电一般来自外界，例如人体、机器，因此ESD保护电路通

2、常在芯片的压焊盘(PAD)的周围。输出压焊盘一般与驱动电路相连，即与大尺寸的PMOS和NMOS管的漏极相连，因此这类器件本身可以用于ESD保护放电，一般情况下为了保险，输出端也加ESD保护电路;而输入压焊盘一般连接到MOS管的栅极上，因此在芯片的输入端，必须加ESD保护电路。另外，在芯片的电源(Udd)和地(Uss)端口上也要加ESD保护电路，以保证ESD电流可以从Udd安全地释放到Uss。作者在传统的模块电路ESD保护电路的基础上提出了应用于高速模拟电路的ESD保护电路。ESD保护电路原理分析数字电路一般采用两

3、级保护电路，并且在主保护电路和次保护电路中串联一个限流电阻，而大的限流电阻和ESD钳位器件的节电容会产生一个大的RC延迟，因此，不适合应用于高速模拟CMOS集成电路中。 图1是CMOS模拟集成电路单级ESD保护电路。ESD钳位器件是栅极接地的NMOS管(ggNMOS)。为了承受较大的ESD电流，ggNMOS管设计成很大的尺寸，导致大尺寸的ggNMOS管以及大的漏极PN扩散结在输入端上形成了大的漏极寄生电容。由于PN寄生电容是非线性的可变电容，而高精度的高速模拟集成电路要求输入端寄生电容为常数，因此ESD钳位器件的

4、寄生电容是高速模拟集成电路的一个主要误差来源。另外，当静电压通过模拟信号管脚直接加在运算放大器的两个输入端或者加在以共源形式连接的差分对管的栅极时，极高的静电压很容易将MOS管的栅氧化层击穿。此时单个的ggNMOS管无法起到保护作用。因此，Ket等人提出了用ggPMOS和ggNMOS管一起组成ESD保护电路，如图2所示，其中Dp3、Dn3各为Mp3和Mn3管漏区的寄生二极管。图2左半边为嵌位(Clamp)电路，当PAD上被加上正的ESD电压时，RC检测电路经过一个反相器来触发Mn1管，将大的ESD电流通过大尺寸的

5、Mn1管释放到Uss。但是该电路的局限性在于不能有效的释放负电压下的ESD电流。并且由于RC的值对电路能否正常工作至关重要，所以对其精度要求较高，而R、C的实际工艺误差较大。高速模拟电路中的ESD保护电路设计图3是文中提出的应用于高速模拟电路的输入ESD保护电路。该电路的左半部为对称的两个嵌位电路，分别检测正、负ESD电压，其中M6，M4等效为电阻，而源漏衬底短接的M3，M7等效为电容。当正的ESD电压产生时，即某一瞬间，到Udd有一个正的大电流，最左边的嵌位电路工作，大尺寸(500/0.25)的NMOS管M0导

6、通，泻放ESD电流，其中R0，R1为MOS管的寄生电阻。一般来说，芯片的上电时间为毫秒级，而ESD造成的芯片上电时间为纳秒级，因此很容易将它们区分开来。设计时RC应该大于ESD脉冲的时间常数(100pF×1.5kΩ)(人体模型的典型值)，同时短于一般上电的时间常数。这样方可保证在正常的电源上电过程中，M0管是关闭的。由于ESD器件依赖电压的非线性输入电容连接到模拟电路输入管脚，往往会导致电路不能正常工作，因此，对于模拟电路的ESD保护电路设计，除了要能满足芯片所要求的人体模型下的耐压要求，所遇到的最大的挑战是使管

7、脚的输入电容(包括ESD保护器件以及压焊盘上的电容之和)尽可能小并且保持恒定。而文中提出的ESD保护电路在0.25μm的CMOS工艺中，可以承受HBM下的2.5kV的ESD电压，并且输入电容只有0.6pF。为了减小管脚上的输入电容，M8和M9的尺寸不能太大，虽然ESD电流泻放的主要器件M0和M1的尺寸很大，结电容也很大，但是该电容并没有连到压焊盘上，所以该电路可以承受较高的ESD电压，同时输入电容又比较小。 该ESD保护电路的输入电容Cin=CPAD+Cn+Cp，其中，CPAD为PAD上电容，NMOS和PMOS上

8、漏极电容为Cn和Cp。PAD上电容相对固定，可以通过一些优化来减小。漏极电容主要有两部分组成:漏极和栅极之间的电容、漏极的结电容。在版图不变的情况下，漏栅电容大小基本不变，但漏极结电容会随着漏极电压的变化而出现较大变化。当输入信号的电压幅值增大时，NMOS的漏极结电容会变小，而PMOS的漏极结电容却会增大。因此，在信号电压幅值变化的时候，PMOS和NMOS的漏极结电容可以