数字无线视频通信系统的设计82399

《数字无线视频通信系统的设计82399》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字无线视频通信系统的设计82399数字无线视频通信系统的设计.txt人永远不知道谁哪次不经意的跟你说了再见之后就真的再也不见了。一分钟有多长？这要看你是蹲在厕所里面，还是等在厕所外面……本文由金凤凰2011贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。技术纵横TECHNOLOGYREVIEW数字无线视频通信系统的设计■　电子科技大学　　王尽秋介绍一种用于家庭可视门铃的无线视频通信系统。该系统将数字摄像头采集的图像数据经过滤波、摘　　要关键词放大等处理，调制到２．４ＧＨｚ的载波上，由无线收发模块发射出去；接收端将该视频数据解调还原，

2、并传送到显示模块，在ＬＣＤ显示出来。ｎＲＦ２４０１　　无线　　视频信号　　ＡＴ８９Ｃ５２　　摄像头７２６０目前，国内安装的可视门铃多数是有线的，或是通过类似于电视系统的调幅或调频方式来发送图像的。出于成本的考虑，这些可视门铃系统传输距离受限制，信号质量不高，抗干扰性差。随着用户要求的提高，尤其是在大型别墅中，门铃和图像接收端相距较远，这就需要将有线变为无线，模拟信号调幅或调频无线传输变为数字信号调制（ＦＳＫ，ＱＦＳＫ，ＧＦＳＫ）无线传输。ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ　ＳｈｉｆｔＫｅｙｉｎｇ）即键控频移，ＱＦＳＫ（Ｑｕａｄｒａｔｕｒｅ　Ｆｒｅｑｕｅｎｃｙ　ＳｈｉｆｔＫｅｙｉｎｇ

3、）即正交键控频移，ＧＦＳＫ（Ｇｕａｓｓｉａｎ　Ｆｒｅｑｕｅｎｃｙ　ＳｈｉｆｔＫｅｙｉｎｇ）即高斯键控频移。通过系统的数字化，图像信号质量得到提高，抗干扰性得到大大加强；同时，整个系统的体积相比其它的传输方式将会减小很多，因此，具有广泛的商业应用价值和发展前景。由于我们的系统用于别墅单用户的可视门铃，因此对图像的连续性要求不高。设想一下，在户主听到门铃响，再到门口查看监视器的画面最少需要３ｓ。只需要传输１帧图像到监视终端，让户主看到来访者是谁就可以了。因此由于成本的原因，我们会把采集到的图像直接传输出去而中间不会加上昂贵的图像压缩解压缩芯片。整个数字无线视频通信系统主要由三个

4、模块构成：图像采集模块、数据传输模块、图像接收显示模块，如图１所示。图像采集模块数据传输模块图像接收显示模块数字摄像头7620FPGA(缓存图像数据到存储器RAM,控制RF模块，发送数据到RF模块)RF数据I/O单片机MCU(初始化7620，控制其它外设)其它外设（键盘，照明…)视频数据缓冲(512KB)图２　　图像采集模块硬件结构输出并行１６位图像信号，包括８位的色度信号、８位的亮度信号以及场同步与行同步信号。１帧图像（６４０×４８０）的尺寸是　　　　　　　　　　　　６４０×４８０×１６＝４　９１５　２００　（位）如果以ＲＦ发送模块ｎＲＦ２４０１的最大速度１Ｍｂｐｓ来计算

5、，发送１帧图像所要的时间为　　　　　　　　　　　４　９１５　２００／１　０００　０００＝４．９１５２　（ｓ）这显然太长了。不过，７６２０还有一种工作模式就是，通过降低分辨率来减少图像尺寸。这种模式提供了３２０×２４０的图像。这样，图像数据不到３ｓ就可以到达接收端，满足可视门铃的要求。８位色度信号、８位亮度信号以及场同步与行同步信号先通过ＦＰＧＡ缓存到ＲＡＭ，同时转换为异步串行数据，通过ＲＦ模块发送。图３是７６２０的工作时序。图３中，Ｙ信号是８位亮度信号，ＵＶ是８位色度信号。ＶＳＹＮＣ是场同步信号，ＨＲＥＦ是行同步信号。ＦＰＧＡ的工作是完成图像数据的缓存控制以及启动ＲＦ模块发

6、送图像数据。这里，采用Ａｌｔｅｒａ公司的ＥＰＦ６０１６。它是一颗１６０００门的ＦＰＧＡ。图４为ＦＰＧＡ与摄像头７２６０、ＭＣＵ以及ＲＦ模块的连接示意图。图４中，Ｕ１为ＥＰＦ６０１６ＡＴＣ１００，Ｊ１是ＦＰＧＡ与摄像头７２６０的连接插座。Ｙ、ＵＶ、ＶＳＹＮＣ和ＨＲＥＦ的定义如图１　　系统模块组成１图像采集模块该模块的硬件框图如图２所示。摄像头７６２０是２５６色３０万像素的ＣＭＯＳ摄像头。它22２００４．７TECHNOLOGYREVIEW技术纵横前，ＲＥＡＤＹ是ＭＣＵ对ＦＰＧＡ的控制信号，ＤＡＴＡ是ＦＰＧＡ与ＲＦ模块之间的串行数据线。当用户按下门铃，ＭＣＵ收到命令开启照明灯，同

7、时初始化摄像头７２６０，并发送ＲＥＡＤＹ信号给ＦＰＧＡ，通知其准备接收图像信号。由７２６０的工作时序可以看到，当摄像头采集到一帧图像后，ＶＳＹＮＣ便发送１个高电平，ＦＰＧＡ准备接收信号。１帧图像由很多行组成。这些行在场同步信号ＶＳＹＮＣ的两个高电平之间传送，而每一行的信号传输则由ＨＲＥＦ同步。当ＨＲＥＦ的上升沿来到后，ＦＰＧＡ开始接收图像数据。在ＰＣＬＫ的上升沿，每一行的图像数据通过Ｙ口和ＵＶ口送出，从时序图可以看到１行包括６４０个点。ＦＰＧＡ需要将收到的图像缓存到５１２ＫＢ的ＲＡＭ，需偶场VSYNCt8t8(FO