燕山大学数电考试题

《燕山大学数电考试题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、科目数字电子技术A卷班级姓名学号时间燕山大学试卷密封线共8页第1页题号总分分数注：1．有*号标志为双选题，其余为单选；2．每题题干括号后有标注为标注分值，没有标注为2分分值；3．正确填涂答题卡，否则后果自负。1*．求逻辑函数逻辑关系相同的是（）2．求逻辑函数的最简与或式（）3．求逻辑函数最简与或式（）4．函数的最简与或式（）5．逻辑函数的最简与或式（）6．逻辑函数，最少需要几个与非门可以实现此逻辑（）4分(A)2(B)3(C)4(D)57．逻辑函数的最简与或式（）燕山大学试卷密封线共8页第2页8．逻辑函数约束条件的最简与或式

2、（）9*．逻辑函数为，约束条件为的最简与或式（）4分10．逻辑函数的标准与或式为（）11．图中门电路为74系列TTL门。要求当VI＝VIH时，发光二极管D导通并发光，且发光二极管导通电流约为10mA，下列说法正确的是（）(A)两个电路都不能正常工作(B)两个电路都能正常工作(C)电路（A）可以正常工作(D)电路（B）可以正常工作12*．下列门电路输出端可以并联使用的是（）(A)普通TTL门电路(B)TTL电路的OC门(C)普通CMOS门电路(D)CMOS电路的漏极开路门13*．下列说法正确的是（）(A)TTL门电路输入端接的

3、电阻不能影响门电路工作状态(B)TTL门电路输入端接的电阻可能影响门电路工作状态(C)CMOS门电路输入端串接的电阻不能影响门电路工作状态(D)CMOS门电路输入端串接的电阻可能影响门电路工作状态燕山大学试卷密封线共8页第3页14*．电路如右图（TTL门），下列说法正确的是（）4分(A)VI1输入电平对VI2电位没有影响(B)当VI1悬空或接高电平时，VI2测量值约为1.4V(C)当VI1悬空或接高电平时，VI2测量值约为4.3V(D)当VI1接低电平VIL时，VI2测量值也为VIL15*．电路如下图，下列说法正确的是（）(

4、A)TTL门电路，当VI1和VI2悬空或接高电平，R＝51kΩ时，VO为高电平(B)TTL门电路，当VI1和VI2悬空或接高电平，R＝51kΩ时，VO为低电平(C)CMOS门电路，当VI1和VI2接高电平，R＝51kΩ时，VO为高电平(D)CMOS门电路，当VI1接高电平VI2接低电平，R＝51kΩ时，VO为高电平16．下列说法正确的是（）(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关(B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(C)组合逻辑电路可能发生竞争冒险(D)组合逻辑电路需

5、要用状态方程来描述其逻辑功能17．用8选1数据选择器实现函数，A2、A1、A0分别接A、B、C，下列选项正确的是()4分(A)(B)(C)(D)18*．设计一位全加器设A、B为两个加数，CI为低位的进位，问全加器的输出“和”S、“进位”CO逻辑方程是（）4分燕山大学试卷密封线共8页第4页19*．下列说法正确的是（）(A)触发器按其逻辑功能分RS触发器、D触发器、JK触发器和主从触发器(B)同步触发器不仅有同步输入端，也可以有异步输入端(C)边沿触发器抗干扰能力比同步触发器强(D)触发器属于组合逻辑电路20*．设触发器初始状态

6、为0状态，在时钟脉冲CP作用下，关于各触发器说法正确的是（）4分(A)Q1和Q3的输出波形一样(B)Q1和Q11对应触发器，在CP下降沿时，触发器状态更新(C)Q1和Q2的输出波形一样(D)Q8对应触发器是边沿触发器21*．下列说法正确的是（）(A)时序逻辑电路分为同步时序电路和异步时序电路(B)时序逻辑电路需要用状态方程描述(C)一般来说时序逻辑电路仅由触发器构成(D)计数器是常用的组合逻辑电路之一22*．下列说法正确的是（）(A)状态转换图是描述时序逻辑一种比较直观形象的方式(B)从真值表－>方程－>逻辑电路图的过程是时

7、序逻辑电路设计的过程(C)在时序逻辑电路设计过程中，触发器的个数n与逻辑状态数量M之间的关系是2n-1

8、D)此电路肯定可以自启动26*．4位同步二进制计数器74161的功能表如下所示，下列说法正确的是（）(A)通过功能表可以知道，是异步的置零端(B)如果要将计数器预置到某个状态，只要就马上可以实现(C)如果要74161工作在计数状态，必须(D)此计数器状态，不能停留在某个状态保持不变27．下