基于fpga的高速数据采集存储系统的设计

基于fpga的高速数据采集存储系统的设计

ID:18761346

大小:552.37 KB

页数:7页

时间:2018-09-22

基于fpga的高速数据采集存储系统的设计_第1页
基于fpga的高速数据采集存储系统的设计_第2页
基于fpga的高速数据采集存储系统的设计_第3页
基于fpga的高速数据采集存储系统的设计_第4页
基于fpga的高速数据采集存储系统的设计_第5页
资源描述:

《基于fpga的高速数据采集存储系统的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA的高速数据采集存储系统的设计2009-04-0116:23:08   来源:电子技术  关键字:FPGA数据采集存储系统0引言     信息技术的发展,特别是各种数字处理器件处理速度的提高,实时处理大量的数据已经成为现实。但是,在一些恶劣环境和数据无法进行实时传输的情况下,还必须用到存储测试的方法。存储测试是指在对被测对象无影响或影响在允许的范围条件下,在被测体内置入微型存储测试系统,现场实时完成信息快速采集与存储,事后对存储器进行回收,由计算机处理和再现被测信息的一种动态测试技术。针对具体的情况,我们研制

2、开发了一种用蓄电池就可工作的、能在各种恶劣环境下应用的、可回收的小体积低功耗的大容量数据采集存储系统。1系统总体设计     整个系统以FPGA为核心控制器来组织工作,它控制着整个系统的读、写、擦除等操作。系统主要解决的问题是采集、存储和数据事后读取。系统整体框图如下图1所示。 1.1数据采集     由于要同时对多路信号进行采集,我们采取了FPGA对模拟开关进行均等时间推进以实现通道的转换。当转换到某一通道时,FPGA同时要启动A/D进行模数转换。为了达到高精度采集的目的,采用16位的AD转换器AD762l,模拟开关

3、选用ADG706。以下是AD转换器的硬件电路连接图2。1.2AD采集时序     AD采集时序图如下图3所示。AD采集过程从/CNVST信号下降沿开始,BUSY信号下降沿完成,BYTE信号控制数据类型,低电平为低8位数据,高电平为高8位数据。延迟0.9us给出第一个WRFIFO信号,WRFIF0高电平有效,在此期间数据线上的数据为低8位数据,经过1.8us的低电平后,给出第二个WRCLK信号,此时数据为高8位数据,一个数据的转换完成。图3AD采集时序图1.3数据存储     对数据的存储,我们采用闪存(FLASHMem

4、ory)作为存储器.它具有体积小、功耗低和数据不易丢失的特点。对FLASH的写操作过程有其固定的操作模式,如图3所示。由于FLASH是按页存储的,当一页写完之后要进行下一页的控制字和地址的重新写入,为了使采集回来的数据能及时准确的写/kFLASH,而不至于在页与页的交替时间内使数据丢失.所以不可能将采集回的数据直接存入FLASH,我们利用FPGA内部集成FIF0来缓存FLASHMEMORY编程期间A/D控制器上传的数据,A/D转换器总的采样率为12KSPS,精度为12位,加上通道号和帧计数,每秒钟A/D控制器上传到FI

5、F0的数据为34KB。FLASHMEMORY最大编程时间为300us。在FLASHMEMORY编程期间A/D转换器上传到FIF0的数据为:34KB×300us=10.2B。因此FPGA内部集成FIF0设计成宽度为一个字节,深度为1024的异步FIFO,即总容量为1KB,完全能够缓存FLASHMEMORY编程期间A/D控制器上传的数据。     FPGA内部集成FIFO是由存储器、地址比较器、写地址控制器和读地址控制器构成,原理框图如4所示。    其中存储器是由两个宽度为4位、深度为1024的双口RAM采用并联的方式构

6、成的。连接方法如图5所示。     通过DIA端口将数据写入双口RAM,通过DOB端口将数据读出,WEA和JENA接VCC,即接高电平,使双口RAM的A部分工作在写入状态,在CLKA的上升沿通过DIA将数据写入双口RAM;WEB接GND,即接低电平;ENB接VCC,即接高电平,使双口RAM的B部分工作在输出状态,在CLKB的上升沿通过DOB将数据输出双口RAM。1.4数据的分区存储     本系统采用一片FLASH存储器,该芯片有128MByte的容量,根据计算32MByte的容量就可以把需要采集的数据全部记录下来,所

7、以把存储器按其块地址顺序分为4个区,每个区均为32MByte。测试系统上电复位后首先进入的是自检状态,每次顺序检测第1区中是否有数据,如果没有则把该次启动的采集的数据顺序写入第l区中,直到第1区存储完成,则停止记录并且系统断电。断电后再一次启动采集也一样首先检测第一块中是否有数据,有数据则检测下一块是否有数据,若没有数据,则顺序把从FIFO中上传的导弹飞行数据写入存储器,如果有数据,则依次地址跳到下下一块,采集满则停止,依次类推,直到把4个区都写入了数据,则不论怎么启动采集也不会把数据覆盖再写入,除非执行擦除操作把存储

8、器中的数据清空。     这种多次启动系统,存储器分区记录的技术使系统具有一定的冗余设计,虽然不能从根本上消除误启动而造成整个试验的失败,但是该技术在实际试验中具有十分重大的意义。2系统的灌封技术    采集存储系统需工作在高温高压等恶劣环境下,因此最重要的是它的防护结构的设计。在结构设计上采用了抗高冲击的结构设计技术,主要包括:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。