基于FPGA的高速数据采集存储系统设计-论文.pdf

基于FPGA的高速数据采集存储系统设计-论文.pdf

ID:53028415

大小:548.29 KB

页数:5页

时间:2020-04-14

基于FPGA的高速数据采集存储系统设计-论文.pdf_第1页
基于FPGA的高速数据采集存储系统设计-论文.pdf_第2页
基于FPGA的高速数据采集存储系统设计-论文.pdf_第3页
基于FPGA的高速数据采集存储系统设计-论文.pdf_第4页
基于FPGA的高速数据采集存储系统设计-论文.pdf_第5页
资源描述:

《基于FPGA的高速数据采集存储系统设计-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第38卷第1期电子器件Vo1.38No.12015年2月ChineseJournalofElectronDevicesFeb.2015DesignofHigh-SpeedAcquisitionandStorageSystemBasedonFPGARENYongfeng,ZHANGKaihua,CHENGHailiang(1.NationalKeyLaboratoryforElectronicMeasurementTechnology,NorthUniversityofChina,Taiyuan030051,

2、China;2.TheVehicleResearchInstituteofAerospaceLongMarch,Beijing100076,China)Abstract:Forthemissionofaircrafttoidentifytheexternalenvironmentandrecordtheparameters,amethodofthehigh—speeddataacquisitionandstoragesolutionswasproposedbasedonFPGA.Throughthereas

3、onablecircuitde-signoftheAD9254,realizedthehigh—speedacquisitionofthevideosignal,thesamplingrateis132Msample/s.CorrectingthelogiccontrolofFPGAbytheuseofstaticsimulation,andtheproblemofwrongdatacausedbythedistortionclockinFPGAwassolved.Two-stagepipelineofop

4、erationwouldbeusedatthestorageofdata,itcanbewrittenataspeedof62Mbyte/s.Thissystemhasbeentestedsuccessfullyinanengineeringpracticewithhighreli—abilityandstability.Keywords:highspeeddataacquisition;videosignal;staticsimulation;logiccontrol;datastorageEEACC:7

5、210Gdoi:10.3969/j.issn.1005-9490.2015.01.029基于FPGA的高速数据采集存储系统设计任勇峰h,张凯华,程海亮(1.电子测试技术国家重点实验室,中北大学,太原030051;2.北京航天长征飞行器研究所,北京100076)摘要:针对飞行器在飞行状态下需要对外部环境进行识别和参数记录任务,提出基于FPGA的高速数据采集存储方案。通过对AD9254芯片前端电路进行合理设计,实现其对视频信号的高速采集,采样速率为132Msample/s。利用FPGA静态仿真实现逻辑控制的修正

6、,解决了因内部时钟传输占空比失真而导致误码产生的问题。数据存储采用二级流水线的操作方式,写速率可达62Mbyte/s。系统设备经地面联试试验已成功应用于工程实践,具有较高的可靠性和稳定性。关键词:高速数据采集;视频信号;静态仿真;逻辑控制;数据存储中图分类号:TN92文献标识码:A文章编号:1005-9490(2015)01-0135-05高速数据采集系统主要是针对视频图像信号的储器接收LVDS传输的高速数据流,经接口电路还原,高速采集和数据存储。采集记录装置应用于飞行器优化,解串后通过FPGA逻辑控制存人

7、FLASH芯片,存在特定飞行状态下对视频信号的采集和记录,可以完储器容量为8Gbyte,存储速度为62Mbyte/s,其外壳采成模拟信号的采样和采样数据的保存系统,属于采集用高强度,抗过载的合金钢,确保飞行器落地后能够有存储测试领域和高速固态记录器的研究范畴¨。效回收,采编器不进行回收处理。方案设计原理框图如图1所示。1方案设计2高速数据采集电路设计采集记录装置由采编器、存储器及传输电缆共同组成。采编器在配套地面测试台控制信号(s、s、s,、根据采编器的功能需求,主处理器选用FPGA,s)的控制下,负责,、

8、Q通道视频信号的高速采集、转可有效实现对ADC采集数据的接收、分组及编码。换,数字量信息包括时间参数等经FPGA编码后由选用ADI公司的AD9254芯片_3J,该芯片具有单通LVDS传送至存储器存储。设计采用l4位ADC,高8道模拟输人,14位数字输出,采用外部时钟源,最大位进行采样,采样速率为132Msample/s,精度为0.4%。时钟频率为150MHz,有模拟和数字电源引脚,是一高速的数据采集能力对数据存储

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。