ddr2+sdram在高端数字存储示波器中的应用

ddr2+sdram在高端数字存储示波器中的应用

ID:21990017

大小:3.57 MB

页数:109页

时间:2018-10-26

ddr2+sdram在高端数字存储示波器中的应用_第1页
ddr2+sdram在高端数字存储示波器中的应用_第2页
ddr2+sdram在高端数字存储示波器中的应用_第3页
ddr2+sdram在高端数字存储示波器中的应用_第4页
ddr2+sdram在高端数字存储示波器中的应用_第5页
资源描述:

《ddr2+sdram在高端数字存储示波器中的应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号密级UDC注1学位论文DDR2SDRAM在高端数字存储示波器中的应用任颖指导教师姓名黄建国教授电子科技大学成都(职务、职称、学位、单位名称及地址)申请专业学位级别硕士专业名称测试计量技术及仪器论文提交日期2009.4论文答辩日期2009.5学位授予单位和日期电子科技大学答辩委员会主席评阅人2009年月日注1:注明《国际十进分类法UDC》的类号。独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用

2、过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名:日期:年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)签名:导师签名:日期:年月日摘要摘要随着数据采集存储系统中采样率的不断提高,对数据的存储提出了越来越高的要求。高速采样和大容量持续存储已经成为现代测试领

3、域的发展方向,并且已经被广泛应用于数字存储示波器、逻辑分析仪等测试仪器中。本文研究的高速大容量数据存储系统着重面向高端数字存储示波器的应用需求,也是整个系统设计的难点和重点。随着集成工艺的提高以及ADC架构的改进,A/D模数转换芯片的最高采样率已经达到了GSPS级水平,加上并行交替采样和数据拼合技术的发展,基本满足了大多数数据采集系统的要求,这就要求有高速的数据存储器与之匹配。同时在高速采样率下,必然会产生巨大的数据流,所以,通常需要大容量的存储器作为海量采样数据的缓存。论文在分析了高端数字存储示波器系统性能要求的基础上,根据前端数据采集对数据吞吐量的要求,制定了高速大容量存储系

4、统的设计方案,采用第二代双数据率存储器DDR2SDRAM内存完成对高速海量数据的缓存。同时结合触发控制,扩展了对有效数据存储的深度。存储控制器的设计实现了3GByte/s的存储速率以及128Mpts的持续数据存储深度。论文在高速大容量数据存储控制器的设计部分详细分析了DDR2内存的主控制逻辑,时钟管理、寻址方式和长存储模式下触发功能的设计。同时根据动态存储器的刷新特性,设计了异步FIFO,实现了A/D采样、DDR2内存芯片和DSP三者之间的数据传递。并且提出了波形的快速定位和缩放技术来解决数字存储示波器深存储下的快速响应问题。关键字:高速数据采集、大容量数据存储、DDR2内存控制

5、器、数字存储示波器IABSTRACTABSTRACTMoreandmorehighstoragerequirementscomeoutalongwiththecontinuousimprovementofsamplingrateinthedataacquisitionandstoragesystems.ThedevelopmentinthemoderntestingfieldinclinetoHigh-speedsamplingandlarge-capacitystoragewhichalsohavealreadywidelybeenusedindigitalstorageosc

6、illoscopes,logicanalyzersandothertestinstruments.Thehigh-speedandlarge-capacitydatastoragesystemsintroducedinthisthesisfocusontheapplicationdemandofhigh-sidedigitalstorageoscilloscope,also,thecoreanddifficultmoduleoftheentiresystem.WiththeenhanceofintegrationprocessandtheimprovementofADCarchi

7、tecture,themaximumsamplingrateofAnalog-to-DigitalConverterchiphasreachedGSPS-class,togetherwiththeimprovementofParallelSamplingtechnology,mostrequirementsofthedataacquisitionsystemcouldbefulfilled.Butthatneedshigh-speeddatamemorytomatch.Atthe

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。