欢迎来到天天文库
浏览记录
ID:22464778
大小:306.86 KB
页数:5页
时间:2018-10-29
《厦大数电实验十》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、实验十Moore型同步时序逻辑电路的分析与设计一、实验目的1.掌握同步时序逻辑电路的分析、设计方法;2.掌握吋序逻辑电路的测试方法。二、实验原理1.Moore型同步时序逻辑电路的分析方法:吋序逻辑电路的分析,按照电路图,选择芯片,根据芯片管脚,在逻辑图上标明管脚号:大街电路后,根据电路要求输入时钟信号,要求出电路的状态转换图或时序图,从屮分析出电路的功能。2.Moore型同步时序逻辑电路的设计方法:(1)分析题意,求出状态转换图。(2)状态化简:确定等价状态,电路中的等价状态可合并为一个状态。(3)重新确定电路状态数N,求出触发器数你n,触发器数按下列公式求:2nH2、n为触发器数)。(4)触发器类型(D、JK)。(5)状态编码,列出状态转换表,求状态方程、驱动方程。(6)画出时序电路图。(7)吋序状态检验,当队2"吋,应进行空转检验,以免电路进入无效状态而不能自启动。(8)功能仿真、时序仿真。三、实验仪器(1)示波器1台(2)多功能电路实验箱1台四、实验内容1.模5(421,码)加法计数器功能检验:按图4搭接电路,Cp接单脉冲P+,Q3Q2Q1分别接逻辑指示灯L3L2L1,Rd’接逻辑开关K12,Sdl’、Sd2,、Sd3’分别接逻辑开关Kl、K2、K3;接通电源后,利用Kd’使计数器复位后,加单脉冲,观察计数器工作情况,写出时序表,各无效状态利用Sd3、l’、Sd2’、Sd3’置数后,加单脉冲观察其次态,画出完整状态转换图;实验十Moore型同步时序逻辑电路的分析与设计一、实验目的1.掌握同步时序逻辑电路的分析、设计方法;2.掌握吋序逻辑电路的测试方法。二、实验原理1.Moore型同步时序逻辑电路的分析方法:吋序逻辑电路的分析,按照电路图,选择芯片,根据芯片管脚,在逻辑图上标明管脚号:大街电路后,根据电路要求输入时钟信号,要求出电路的状态转换图或时序图,从屮分析出电路的功能。2.Moore型同步时序逻辑电路的设计方法:(1)分析题意,求出状态转换图。(2)状态化简:确定等价状态,电路中的等价状态可合并为一个状态。(3)重新确定电路状态数N4、,求出触发器数你n,触发器数按下列公式求:2nH5、数器复位后,加单脉冲,观察计数器工作情况,写出时序表,各无效状态利用Sdl’、Sd2’、Sd3’置数后,加单脉冲观察其次态,画出完整状态转换图;逻辑电路图如下:Sd,Sd;Sd,图4同步模5(421码}加法计数器电路模5(421,码)加法计数器时序表:CpL3L2LI000010012010301I4100□000完整状态转换图如图:1.模5(421码)加法计数器时序观测图:将Cp接TTL信号(f=10kHz),用双踪示波器观察并记录Cp、Q3、Q2、Q1波形。示波器得到如下波形:G.,Qz1.设计模10(8421BCD)加法计数器。逻辑电路图如不:4.设计模10(5421BCD)加法计数6、器。根据2"N〈2n,n=4,需四个触发器,其屮设计选用D触发器。模10(5421BCD)加法计数器状态转换表:Q4nQ3nQ2nQlnQ4n+1Q3n+1Q2n+1Qln+1D4D3D2DI000000010001000100100010001000110011001101000100010010001000100010011001100110101010101010111011101111001100110000000000其他XXXXXXXXXXX所以状态方程、驱动方程为:Qln+1=Q3"Qln,Q2,,q=(Q2nU)’Q1,,H+Q2,,H(Q1,,H)Q3n+1=Q2nQl7、nQ4n+1=Q4"’逻辑电路阉如下:crr—>CI实验结果:时序表如下:CpL4L3L2L100001100102001130100410005100161010710118110090000实验结果与理论完全一致。六、实验小结通过这次实验,我学习了M00re型同步时序逻辑电路的分析与设计,掌握了时序逻辑电路的测试方法。实验内矜相较于理论部分超前太多,很多概念都不太理解。实验线路繁多,做实验时必须注意各管脚,谨记慢工出
2、n为触发器数)。(4)触发器类型(D、JK)。(5)状态编码,列出状态转换表,求状态方程、驱动方程。(6)画出时序电路图。(7)吋序状态检验,当队2"吋,应进行空转检验,以免电路进入无效状态而不能自启动。(8)功能仿真、时序仿真。三、实验仪器(1)示波器1台(2)多功能电路实验箱1台四、实验内容1.模5(421,码)加法计数器功能检验:按图4搭接电路,Cp接单脉冲P+,Q3Q2Q1分别接逻辑指示灯L3L2L1,Rd’接逻辑开关K12,Sdl’、Sd2,、Sd3’分别接逻辑开关Kl、K2、K3;接通电源后,利用Kd’使计数器复位后,加单脉冲,观察计数器工作情况,写出时序表,各无效状态利用Sd
3、l’、Sd2’、Sd3’置数后,加单脉冲观察其次态,画出完整状态转换图;实验十Moore型同步时序逻辑电路的分析与设计一、实验目的1.掌握同步时序逻辑电路的分析、设计方法;2.掌握吋序逻辑电路的测试方法。二、实验原理1.Moore型同步时序逻辑电路的分析方法:吋序逻辑电路的分析,按照电路图,选择芯片,根据芯片管脚,在逻辑图上标明管脚号:大街电路后,根据电路要求输入时钟信号,要求出电路的状态转换图或时序图,从屮分析出电路的功能。2.Moore型同步时序逻辑电路的设计方法:(1)分析题意,求出状态转换图。(2)状态化简:确定等价状态,电路中的等价状态可合并为一个状态。(3)重新确定电路状态数N
4、,求出触发器数你n,触发器数按下列公式求:2nH5、数器复位后,加单脉冲,观察计数器工作情况,写出时序表,各无效状态利用Sdl’、Sd2’、Sd3’置数后,加单脉冲观察其次态,画出完整状态转换图;逻辑电路图如下:Sd,Sd;Sd,图4同步模5(421码}加法计数器电路模5(421,码)加法计数器时序表:CpL3L2LI000010012010301I4100□000完整状态转换图如图:1.模5(421码)加法计数器时序观测图:将Cp接TTL信号(f=10kHz),用双踪示波器观察并记录Cp、Q3、Q2、Q1波形。示波器得到如下波形:G.,Qz1.设计模10(8421BCD)加法计数器。逻辑电路图如不:4.设计模10(5421BCD)加法计数6、器。根据2"N〈2n,n=4,需四个触发器,其屮设计选用D触发器。模10(5421BCD)加法计数器状态转换表:Q4nQ3nQ2nQlnQ4n+1Q3n+1Q2n+1Qln+1D4D3D2DI000000010001000100100010001000110011001101000100010010001000100010011001100110101010101010111011101111001100110000000000其他XXXXXXXXXXX所以状态方程、驱动方程为:Qln+1=Q3"Qln,Q2,,q=(Q2nU)’Q1,,H+Q2,,H(Q1,,H)Q3n+1=Q2nQl7、nQ4n+1=Q4"’逻辑电路阉如下:crr—>CI实验结果:时序表如下:CpL4L3L2L100001100102001130100410005100161010710118110090000实验结果与理论完全一致。六、实验小结通过这次实验,我学习了M00re型同步时序逻辑电路的分析与设计,掌握了时序逻辑电路的测试方法。实验内矜相较于理论部分超前太多,很多概念都不太理解。实验线路繁多,做实验时必须注意各管脚,谨记慢工出
5、数器复位后,加单脉冲,观察计数器工作情况,写出时序表,各无效状态利用Sdl’、Sd2’、Sd3’置数后,加单脉冲观察其次态,画出完整状态转换图;逻辑电路图如下:Sd,Sd;Sd,图4同步模5(421码}加法计数器电路模5(421,码)加法计数器时序表:CpL3L2LI000010012010301I4100□000完整状态转换图如图:1.模5(421码)加法计数器时序观测图:将Cp接TTL信号(f=10kHz),用双踪示波器观察并记录Cp、Q3、Q2、Q1波形。示波器得到如下波形:G.,Qz1.设计模10(8421BCD)加法计数器。逻辑电路图如不:4.设计模10(5421BCD)加法计数
6、器。根据2"N〈2n,n=4,需四个触发器,其屮设计选用D触发器。模10(5421BCD)加法计数器状态转换表:Q4nQ3nQ2nQlnQ4n+1Q3n+1Q2n+1Qln+1D4D3D2DI000000010001000100100010001000110011001101000100010010001000100010011001100110101010101010111011101111001100110000000000其他XXXXXXXXXXX所以状态方程、驱动方程为:Qln+1=Q3"Qln,Q2,,q=(Q2nU)’Q1,,H+Q2,,H(Q1,,H)Q3n+1=Q2nQl
7、nQ4n+1=Q4"’逻辑电路阉如下:crr—>CI实验结果:时序表如下:CpL4L3L2L100001100102001130100410005100161010710118110090000实验结果与理论完全一致。六、实验小结通过这次实验,我学习了M00re型同步时序逻辑电路的分析与设计,掌握了时序逻辑电路的测试方法。实验内矜相较于理论部分超前太多,很多概念都不太理解。实验线路繁多,做实验时必须注意各管脚,谨记慢工出
此文档下载收益归作者所有