数字时钟课程设计报告

《数字时钟课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字电子技术课程设计题目：数字电子钟的设计学院：机械与电子工程学院专业：电子信息工程年纪：班级：姓名：学号：指导老师：日期：2012/6/1211目录第一部分设计任务和要求--------------------------------3第二部分设计方案的选择和论证----------------------3第三部分总体电路的方框图和说明-------------------4第四部分单元电路的设计-------------------------------4第五部分总体电路的电路图----------------

2、------------8第六部分收获体会----------------------------------------10第七部分参考资料----------------------------------------1011一设计任务和要求1.设计目的数字电子技术课程设计是在学习完数字电子电路课程之后，按照课程教学的要求，对学生进行综合性训练的一个实践性教学环节。主要目的是培养学生综合运用理论知识能力，分析问题和解决问题的能力，以及根据实际要求进行独立设计的能力；了解数字电子电路的一般设计方法，初步掌握数字电子线

3、路安装、布线、焊接、调试等基本技能；熟练掌握电子电路基本元器件的使用方法，训练、提高读图能力；掌握组装、调试方法数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙

4、电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.1设计指标1.时间以12小时为一个周期；2.显示功能：具有“时”、“分”、“秒”的数字显示；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4整点报时：当时钟计时到整点时，能进行整点报时。1.2设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。4、完成课程设计报告二设计方案的选择数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电

5、路等组成。工作原理为11时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。三总电路图的方框与说明

6、总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电等模块连接在一起，外接输入开关和输出显示数码管构成。总体结构图如下：四单元电路的设计4.1振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。用555实现多谐振荡，需要R1，R2和电容，并接+5V11的直流电源。振荡周期：T=0.69(R1+2R2)C其中当R1=5K，R2=4.7K，C=100uF时，T=0.9936s4.2CD40110工作原理CD40110为十进制可逆计数器/

7、锁存器/驱动器，具有加减计数，计数器状态锁存，七段译码输出等共能。这次设计用到CD40110的加计数、七段译码输出功能。CD40110有2个计数时钟输入端CPu和CPd分别用作加计数时钟输入和减计数时钟输入。由于电力内部有一个时钟信号预处理逻辑，以此当一个时钟输入端计数工作是，另一个时钟输入端可以是任意状态，所以我们采用CPu接脉冲信号，CPd悬空。CD40110的进位输出CO和借位输出BO一般为高电平，当计数器从9~0时，BO输出脉冲，当计数器从0~9时，CO输出脉冲，以此利用CO端可以实现大于10进制的计数功能。B

8、O进位输出端CO借位输出端CPd减计数器时钟输入端CPu加计数器时钟输入端CR清除端/CT计数允许端/LE锁存器预置端VDD正电源VSS地Ya~Yg锁存译码输出端封装图11功能表4.3秒计数电路秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计