移位相加8位硬件乘法器电路设计

《移位相加8位硬件乘法器电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、实验目的1.学习应用移位相加原理设计8位乘法器。2.掌握顶层设计的方法二、实验设备1.计算机一台2.QUARTUSII软件三、实验原理该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。四、实验步骤（1）8位加法器逻辑描述语言8位加法器模块图8位加法器仿真波形8位加法器仿真波形分析:100加200超过256进位，余数为44（2）8位右移寄存器描述语言68位右移寄存器模块图8位右移寄

2、存器仿真波形图仿真分析：在时钟脉冲的作用下，高位寄存器的数码送给低位寄存器，作为低位寄存器的次态输出；每输入一个时钟脉冲，寄存器的数据就顺序向右移动一位。（3）1位乘法器逻辑描述语言61位乘法器模块图16位锁存器/右移寄存器逻辑描述语言16位锁存器/右移寄存器模块图16位锁存器/右移寄存器仿真波形时钟到来时,锁存输入值,并右移低8位，并将输入锁存到高8位运算控制模块逻辑描述语言6运算控制模块符号8位乘法器顶层设计描述语言68位乘法器顶层设计模块符号68位乘法器顶层仿真8位乘法器顶层设计仿真波形分析：当FD和9F相乘时，第一个移位相加的结果

3、为7E80,第八个相乘结果为9D23,即说明仿真结果正确。五、实验小结（1）通过电子设计的数字部分EDA设计，我们掌握了系统的数字电子设计的方法，也知道了实验调试适配的具体操作方法。（2）在设计过程中，我们遇到了各种问题，在老师的指导下和自己的努力，克服了各种问题，最后得到了成功。总之，这次设计使我掌握了很多有用的经验，也学到了很多在书本上学不到知识，为以后的学习和工作打下坚实的基础。6