cpld在多路高速同步数据采集系统上的应用

《cpld在多路高速同步数据采集系统上的应用》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、CPLD在多路高速同步数据采集系统上的应用ok3mablelogicdevice，复杂可编程逻辑器件)是在传统的pal、gal基础上发展而来的，具有多种工作方式和高集成、高速、高可靠性等明显的特点，在超高速领域和实时测控方面有非常广泛的应用。与fpga相比，cpld比较适合计算机总线控制、地址译码、复杂状态机、定时/计数器、存储控制器等i/o密集型应用，且无须外部配置rom、时延可预测等。目前的cpld普遍基于e2prom和flash电可擦技术，可实现100次以上擦写循环。部分cpld支持isp编程或者配置有j

2、tag口，对于批量小、品种多的模板开发极为有利。而用vhdl设计的程序，借助eda工具可以行为仿真、功能仿真和时序仿真，最后通过综合工具产生网表，下载到目标器件，从而生成硬件电路。　　1系统设计原理及框图　　以altera公司7000s系列cpld产品之一epm7128s-10为控制核心，控制模/数转换电路，最多可完成32路模拟数据的16位高速同步a/d转换。　　图1为与a/d转换电路相关的系统外围电路框图。外部32路模拟输入通过调理电路后，cpld控制多路切换器选通某一路信号送入a/d转换器（ad676）进行

3、a/d转换，转换结果经过数据缓冲在合适的时候通过总线被读入处理器。一般的设计思路如下：①主处理器直接控制a/d转换电路，完成模拟输入信号的采集保持、a/d转换器的控制、通道的切换、数据的读取以及控制注入信号完成模拟通道的自检等。这种解决方案占用主处理器大量的i/o资源和处理时间，在高速采集与大计算量的时实系统中是不可取的：一方面因为处理器的i/o资源极其有限，同时又要求大量的汇编软件配合，不利于设计的移植；另一方面由于频繁地执行i/o操作完成相对定时关系，来实现高速数据采集，不利于系统调度软件的设计的其它软件模

4、块的时实执行，由于此段i/o操作类似于原子操作，很难解决其它模块响应时间可能较长的矛盾。②采用其它廉价的从处理器，如mcs-51单片机来控制上述过程，使之与主处理器并行化。但此时从处理器与主处理器之间的高速数据实时交换就成为瓶颈，而且由于mcs-51单片机亦为软件化流程控制，存在跑飞的可能，两处理器的同步又成为新的问题。应用cpld器件就可以很好地解决上述矛盾，实现配置随意可改写和高速硬件流控制等。随着isp器件的发展，cpld已经日益广泛地应用到高速数据采集系统中，但都是很考虑设计本身的容错、自检能力和使用的

5、灵活性，不利于故障的定位和嵌入式应用的移植。本设计中采用cpld作为a/d转换电路的控制器，和主处理器并行交互数据，很好地解决了上述矛盾。　　为突出重点，epm7128s、ad676、lf398等器件的简介此处不作介绍，仅列出ad676的控制时序，如图2所示。　　图2　　多路模拟信号的同步采样一般有两种实现方法：一种为多个a/d转换器同时进行转换；另一种为仅有一个a/d转换器，各通道同时采样，然后分时转换。考虑到16位高速a/d转换器ad676的价格因素，采用后一种方案。ad676有三个控制信号：sample、

6、ad-clk、cal。它们需要一定的时序配合才能正常工作，如图2所示。由于ad676的转换结果不具备三态输出功能，所以需增加74f574和总线进行隔离，为此配置控制信号1a4~m1a0，以及输入模拟信号选择m0a1~m1a0、数据准备好信号int1等共14个。cpld和处理器采用并行接口，因此其输入信号有：系统复位信号rst、处理器的读/写信号rd/和数/模转换的初始通道号chan；然后再对cpld写入启动a/d转换命令，这样cpld即可脱离处理器，控制a/d转换电路。cpld首先按照lf398的时序要求产生其

7、所需的采样保持信号s/h完成32路模拟量的同步采样，然后按照图2所示的通常转换时序控制ad676去完成一次转换。一旦该次转换完成，使能的映像减1，若不为0，chan的映像加1，输出到m1a[4..0]去切换至下一通道，继续按照图2所示的通常转换时序工作；若为0，则该次采样转换完成，等待处理器的下一次启动信号。这样，只占用了处理器的一个中断请求资源和少数外部空间，就实现了最多至32路模拟信号的同步高速数模转换。为使设计具有一定的容错功能，在a/d转换器空闲时，处理器才可以启动a/d自校准测试，但此时cpld应该防

8、止处理器误启动a/d转换。当a/d转换器空闲或者a/d自校准已经结束时，处理器才可以进行a/d转换工作。同样，此时cpld应该防止处理器误启动a/d自校准。为使cpld能支持处理器的检错功能3，应该使cpld以及a/d转换器的状态可以被处理器随时读取，以便在系统级上定位故障。同时，cpld可以选择调理电路的模拟输入信号源，便于处理器检测调理电路。　　图3　　为达到以上的功能，在设计中主