[计算机硬件及网络]《微型计算机原理及应用》第五章 处理器总线时序和系统总线

《[计算机硬件及网络]《微型计算机原理及应用》第五章 处理器总线时序和系统总线》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机原理及应用第五章处理器总线时序和系统总线2021/7/21第五章处理器时序和系统总线主要内容学习目的知识点重点难点28086的引脚功能；主要内容8086处理器时序；213系统总线；3描述处理器总线说明处理器的工作状态特点了解8086CPU的引线分析8086CPU基本总线周期时序学习目的45.18086的引脚功能地址/数据线地址/状态线非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持相应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,

2、接收数据允许信号地址允许信号中断响应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好，可以进行数据传输。复位信号58086CPU的两种组态最小组态（模式）MN/MX接+5V构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。最大组态（模式）MN/MX接地。用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。需要总线控制器来变换和组合控制信号。

3、5.18086的引脚功能61.最小模式系统中只有8086一个微处理器，所有的总线控制信号均由8086产生，系统的总线控制信号被减至最少。5.18086的引脚功能7目前常用的是最大组态。要求有较强的驱动能力。此时8086要通过一组总线控制器8288来形成各种总线周期，控制信号由8288供给，如图5-1所示。5.18086的引脚功能85.18086的引脚功能9地址数据复用，输入输出,三态。在一个总线周期的第一个时钟周期，AD15～AD0传送地址信号，在其他的时钟周期，作数据总线使用。地址锁存器STBABDBAD15~AD0ALE(1)地址/数据总线AD15～AD05.18086的引脚功能

4、10(2)地址/状态信号线A19/S6~A16/S3输出，三态。在一个总线周期的T1，输出地址信号的最高4位，在其他的时钟周期，输出状态信号S6~S3。(1)S6为低，表示8086当前与总线相连(2)S5＝IF。5.18086的引脚功能11A17/S4、A16/S3的组合指出当前使用的段码寄存器情况S4S3意义00110101当前正在使用ES附加段当前正在使用SS堆栈段当前正在使用CS或者未使用任何寄存器当前正在使用DS数据段5.18086的引脚功能12(3)BHE/S7高8位数据总线允许/状态线输出，三态。在总线周期的T1，为BHE信号，表示高8位数据线D15~D8上的数据有效。在其

5、他的总线周期，为S7状态信号，8086中S7未作定义。5.18086的引脚功能13(4)MN/MX最大/最小模式控制信号。输出，三态，低电平有效。(5)RD读信号5.18086的引脚功能14(6)M/IO存储器/输入输出控制信号输出，三态。RD与M/IO组合对应的操作M/IORD操作1000读存储器读I/O端口5.18086的引脚功能15(7)WR写信号输出，三态，低电平有效。WR与M/IO组合对应的操作M/IOWR操作1000写存储器写I/O端口5.18086的引脚功能16(8)ALE地址锁存允许信号输出，高有效。每一总线周期的T1有效。(9)READY准备好信号输入，高有效。CPU

6、访问存储器或外设时，READY有效，表示存储器或外设已准备好传送数据。5.18086的引脚功能17(10)INTR可屏蔽的中断请求信号输入，高有效，表示外设向CPU提出中断申请，若FR中IF=1，CPU在当前指令后即响应。5.18086的引脚功能18(11)INTA中断响应信号输出，三态，低电平有效。CPU响应INTR后，用INTA读取外设提供的中断类型号，以取得中断服务程序的入口地址。5.18086的引脚功能19(12)NMI非屏蔽中断请求信号输入，有效。不受FLAG寄存器中IF的影响，CPU在当前指令结束响应中断。5.18086的引脚功能20(13)RESET系统复位信号输入，高电

7、平有效，必须保持至少４个时钟周期4TCPU中的部分内容标志位清除指令指针(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令队列空复位重新启动后，第一条指令地址FFFF0H。5.18086的引脚功能21(14)DT/R数据收发控制信号输出，三态，控制数据总线驱动器的数据传送方向。DT/R=1,即T=1，AB(CPU内存或外设)DT/R=0,即T=0，BA(内存或外设CPU)82862