题目(7,4)汉明码编译码系统cpld实现

《题目(7,4)汉明码编译码系统cpld实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计扳告题目：（7,4）汉明码编译码系统CPLD实现系（部）电子信息系业：通信工程级：B080307名：张杨2011年6月20日1.［设计目的］通过木课程设计巩固并扩展通信原理课程的基木概念、基木理论、分析方法和实现方法。结合EDA技术、数字通信技术和微电子技术，学习现代数字通信系统的建模和设计方法，使学生能有效地将理论和实际紧密结合，培养创新思维和设计能力，增强软件编程实现能力和解决实际问题的能力。2.［设计要求］⑴熟悉数字电路设计的一般方法，熟练地运用通信理论，进行数字基带信号、数字信号频带

2、传输系统设计，掌握对数字基带信号的处理方法，并进行通信系统建模。⑵熟悉和掌握MAXPLUSII软件的使用，按设计要求进行建模；⑶设计完成后，按学校规范统一书写格式撰写课程设计报告一份，包括：设计目的、设计要求、逻辑分析、设计总体电路、模块设计、模块程序(含对程序的说明)、仿真波形、实验结果分析、心得体会(不少于500字)、参考文献(不少于5篇)等。3.［逻辑分析］3.1(7,4)汉明码的编码思路(7,4)汉明码的编码就是将输入的四位信息码编成七位的汉明码，即加入三位监督位。根据式(2.2.0)A=［

3、a6a5a4a3］•G可知，信息码与生成矩阵G的乘积就是编好以后的(7,4)汉明码，而生成矩阵G又是已知的，由式(1.1.9)得a6=a6*5=^5a〕二a4二a3a2二已6++a431=a6+a3+^3=a6+a4+83(2.2.1)G=厂100001000010111^110101o1<0001所以，可以得出如下方程组根据式(2.2.1)可以编出所需的程序.3.2(7,4)汉明码的编码程序设计根据(7,4)汉明码的编码原理，首先画出程序设计的流程图:编码流程图输入信息五马a3a2aia0,输岀(

4、7,4)汉明片马bebbbbzbbo。首先，输入信息码a3a2aiao,即使用以下语句：port(a:instd_logic_vector(3downto0);然后，根据式(2.2.1),就可以得到监督位与信息码之间的对应关系，使用异或运算，即：b(6)<=a(3);b(5)<=a(2);b(4)<=a(l);b(3)<=a(0);b(2)<=a(3)xora(2)xora(l);b(l)<=a(3)xora(2)xora(0);b(0)<=a(3)xora(1)xora(0);最后，将算好的监督位

5、与原来输入的信息一起输出，编码结束。(7,4)汉明码的译码程序由编码后的7位码元开始,其流程图为:彳艮遁输入的石马，算出S2S1SO^才艮S2S1SO，纠正出错旳役4输出4位信恵托马4I~~-C结束~2)译码流程图3.［模块程序］4.1编码程疗；如下：libraryieee;useieee.stdlogicl164.all;entityzwgisport(a:instd_logic_vector(3downto0);b:outstd_logic_vector(6downto0));endzwg;ar

6、chitecturebehavofzwgisbeginb(6)<=a(3);b(5)<=a(2);b⑷<=a(l);b(3)<=a(0);b(2)<=a(3)xora(2)xora仃);b(l)<=a(3)xora(2)xora(0);b(0)<=a(3)xora(l)xora(0);endbehav;以下是波形仿真图为:Value:岡3』］吾b［6..O］B1110B110101050.0ns100.0ns150.0ns200.0ns250.0ns300.0ns350.0ns400.0ns450.

7、0ns500.0ns550.0ns600.0ns650.0ns700.0ns750.0ns800.0ns850.0nsiiiiiiiiiiiiiiioooofoooi卩丽］而"］师帀i可两师［丽打可他帅师丫而丫而］而［而丽啊郦i丽加叫oioo皿师砚而诵顽阿师砸i郦帀o如00001师丽郦而插硕砸用2进制表示可直观的看出编的16种状态如上图所示上图为在16进制时任意设置一种状态以便于以下分析仿真分析:在编码过程屮信息位4位不变，根据信息码通过公式b(2)<=a(3)xora(2)xora(l);b(l

8、)<=a(3)xora(2)xora(0);b(0)<=a(3)xora(l)xora(0);算出监督码，由波形图可验证结果正确4.2译码程序如下:libraryieee;useieee.stdlogic1164.all;entityyimaisport(a:instd_logic_vector(6downto0);b:outstd_logic_vector(3downto0));endyima;architecturebehaveofyimaissignalc:st