计算机组成原理实验报告(运算器组成存储器)

《计算机组成原理实验报告(运算器组成存储器)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、计算机组成原理实验报告一、实验1QuartusII的使用一.实验目的掌握QuartusII的基本使用方法。了解74138（3：8）译码器、74244、74273的功能。利用QuartusII验证74138（3：8）译码器、74244、74273的功能。二.实验任务熟悉QuartusII中的管理项目、输入原理图以及仿真的设计方法与流程。新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。三.74138、74244、74273的原理图与仿真图1.74138的原理图与仿真图GNDf74138YONAAY1

2、NABY2NACY3NAG1Y4NAUjG2ANY5NAHOG2BNY6NAY7NAhnst13:8DECODER・・・！・"outOQUt-l

3、out扌OUtgout#outgoutgout.彳•OUt{7..0}--jpUTPUTr-:^>out[7.：Oj1=SimulationHierarchies♦#testlSimulatorReport(B)LegalNotice_

4、ProjectSettlr习ResultsFor”t刍•麗Summary马開SimulatorSimulatiorMessage!至ProcessinResultsfor”tCompileA

5、Simulate/~■帥SimulationWaveformsModuleProcossin^Tota1InitialirationwI帀NtunoValu11.6...AB0DB1cB0回outB111..a2-ou.・・B1■ou.・・B1-OU.・・B1-OU・・・B1-OU.・・B1-OU.・・B0-OU.・・B1Lou...B1TimaB^r:1165nsEnd20.0L111111UL11111U1IQ111U111111U111liluiinPointer1142nsInterval:10.0nz11.65-230psStart:

6、QuartusI!-c:

7、quartus^lest1Vesti-[testlSimulationReport]令FileEditViewGoInsertValueTimeProjectProcessingDebugToolsWindowHelpDAG)目qc74244的原理图与仿真图・・Hn[8..5]MB[讦…二・in【&5]••••4•••••・・i「m-lir【2】・j'r[3]-Iirl【4】・•••・4L_•in[t]・・•in[(]・•in[；]…in[{::i步f:GND:::742441GN1A11Y11AOiY21i厶1A31Y314A41Y42GN2A12¥12A22Y22

8、A32Y32A42Y4・OUt{H]:outpjn・0扁[工；；•out{4]•Jout{4..1}・・•out{5]・•out{6]・•out{7]・•out{8]・instOCTALBUF.・out{8.・5}・・Output>out[4.：i]0」TPUT

9、>out[8..5]4.74273的原理图与仿真图、・・i叩].dn[2TW7427^in(4]-in[5]wdnlTpdn[8bD1Q1D2Q2D3Q3D4Q4D5Q5D6Q6D7Q7D6Q8CLRNCLKOCT仙D・FFttuuooutottuuooout[1]°叫8・.1]・・・」岱苗•…产二^石面龙彳了

10、Siiulationf&nforas实验2运算器组成实验一、实验目的1•掌握算术逻辑运算单元(ALU)的工作原理。2.熟悉简单运算器的数据传送通路。3.验证4位运算器(74181)的组合功能。4.按给定数据，完成儿种指定的算术和逻辑运算。二、实验电路附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2,用來保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输岀通过三态门74244发送到数据总线BUS7・BUS0上。参与运算的数据可通过一个三态门7

11、4244输入到数据总线上,并可送到DR1或DR2暂存。图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nCO,nALU-BUS,nSW-BUS均为低电平有效。三、实验任务按所示实验电路，输入原理图，建立.bdf文件。四•实验原理图及仿真图给DR1存入01010101,给DR2存入10101010,然后利用ALU的直通功能,检查DR1、DR2屮是否保存了所置的数。英实验原理图如下：・•••••••・••••••••••••••••••••••••••••・••••••-•••••••••••••••••••