《计算机组成原理》运算器实验报告

《《计算机组成原理》运算器实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、《计算机组成原理》实验报告学院：计算机学院专业：交通工程班级学号：AP0804114学生姓名：黄佳佳实验日期：2010.11.29指导老师：李鹤喜成绩评定：五邑大学信息学院计算机组成原理实验室实验一一、实验名称：运算器实验二、实验目的：1、掌握运算器的组成及工作原理；2、熟悉ALU执行算术运算与逻辑运算的具体实现过程；3、掌握ALU算术与逻辑运算的控制方法4、了解多片ALU的组合扩展功能和进位链的实现三、实验内容：1、两16位操作数的算术运算及进位影响2、两16位操作数的逻辑运算及进位影响3、不同控制组合下的算术与逻辑运算的输出结果四、实验设备：EL-JY-II型计算机原

2、理实验系统，排线若干五、实验步骤：1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线；2、系统上电，拨动清零开关，系统清零；3、从数据输入开关电路输入第一个16位数据，开放数据总线，使数据进入暂存寄存器1；4、从数据输入开关电路输入第二个16位数据，开放数据总线，使数据进入暂存寄存器2；5、关闭数据输入开关，开启ALU输出，检查两个16位数据正确与否，有错通过步骤3改正；6、设置方式控制M=0，拨动功能选择端S3，S2，S1，S0进行算术运算，记录ALU输出结果；7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成；8、设置方式控制M=1，拨动功能

3、选择端S3，S2，S1，S0进行逻辑运算，记录ALU输出结果；9、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成；10、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。六、实验结果整个实验记录的实验结果如下：表一：ALU算术与逻辑运算实验结果LT1LT2S3S2S1S0M=0（算术运算）M=1（逻辑运算）Cn=1（无进位）Cn=0（有进位）1234H5678H0000F=1234HF=1235HF=EDCBH0001F=567CHF=567DHF=A983H0010F=BBB7HF=BBB8HF=4448H0011F=FFFFHF=0000

4、HF=0000H0100F=1238HF=1239HF=EDCFH0101F=5680HF=5681HF=A987H0110F=BBBBHF=BBBCHF=444CH0111F=0003HF=0004HF=0004H1000F=2464HF=2465HF=FFFBH1001F=68ACHF=68ADHF=BBB3H1010F=CDE7HF=CDE8HF=5678H1011F=122FHF=1230HF=1230H1100F=2468HF=2469HF=FFFFH1101F=68B0HF=68B1HF=BBB7H1110F=CDEBHF=CDECHF=567CH1111F=

5、1233HF=1234HF=1234H表二74181ALU功能表（分析时使用）选择M=1逻辑操作M=0算术操作S3S2S1S0Cn=1（无进位）Cn=0（有进位）0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=(A+B)加10010F=/A*BF=A+/BF=(A+/B)加10011F=0F=减1(2的补)F=00100F=/(A*B)F=A加A*/BF=A加A*/B加10101F=/BF=(A+B)加A*/BF=(A+B)加A*/B加10110F=(/A*B+A*/B)F=A减B减1F=A减B0111F=A*/BF=A*/B减1F=A*/B1000

6、F=/A+BF=A加A*BF=A加A*B加11001F=/(/A*B+A*/B)F=A加BF=A加B加11010F=BF=(A+/B)加A*BF=(A+/B)加A*B加11011F=A*BF=A*B减1F=A*B1100F=1F=A加AF=A加A加11101F=A+/BF=(A+B)加AF=(A+B)加A加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=A一、分析讨论M是算术与逻辑运算的选择端决定了ALU进行那类运算，S0，S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或等运算，表一的实验结果与手工验算

7、完全一致，从而验正了整个ALU的算术/逻辑运算功能和进位处理功能。灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如本ALU虽然没有求补功能但可以通过取反加1完成求补运算，向左移位的实现可采用自身相加（A+A=2A），此外选择M=1，S3S2S1S0=1111或S3S2S1S0=1010将操作数A或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。本次实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开