安工大数字逻辑试卷11-12b

《安工大数字逻辑试卷11-12b》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程数字逻辑_班级姓名学号大学试题纸题号—-二二网五六七八九十十一十二十三十四十五十六十七十八十九二十总分得分2011〜2012学年第二学期期末考试《数字逻辑》试卷（B）（所有解答均要求写在答题纸上，仅写在试卷上的将不得分）一、填空题（每空1分，共22分〉1、描述组合电路输入输出关系的表格称之为02、门电路的输入、输出高电平赋值为,低电平赋值为，这种约定称为负逻辑约定。3、时序逻辑电路的即时输出不仅与有关，还与无关。4、格雷码的特点是o5、当前高密度可编程逻辑器件主要包括和两种形态。6、组合逻辑电路在任意时刻的稳定输出信号仅取决于

2、。7、TTL三态门的三种可能输出状态是、、。8、消除组合电路的险象，常用的方法有：、、。9、逻辑函数表达式有和两种标准形式。10、用反演规则写出逻辑函数F=（A+5）（A+C）（C+D£）+£的反函数F=，而对偶函数11、不同于组合逻辑电路，描述时序逻辑电路的功能需要三组表达式（或三组方程），它们是有：、、和二、单项选择题（每题2分，共28分）1、下列表达式中，正确的是。A.ABC=ABCB.AB+BC=AC+HC.AC=（A+B）（B4-C）D.A+AC=A+C2、下列触发器中，不能实现（Z+1=的是oA.JK触发器B.T’触发

3、器C.T触发器D.D触发器3、4位二进制加法计数器正常工作时，从0000开始计数，经过1001个输入计数脉冲之后，计数器的状态应该是A.1000B.0100C.0010D.10014、可以用来实现并/串和串/并转换的器件是。A.移位寄存器B.计数器C.存储器D.序列信号检测器5、设计一个三位二进制码的奇偶位发生器（假定采用奇检验码），需要个异或门。A.2B.4C.3D.56、表示任意三位无符号十进制数需要位二进制数。A.6B.7C.8D.107、标准或-与式是由构成的逻辑表达式。A.与项相或P>.最小项相或C.最大项相与D.或项相

4、与8、下列电路中，（）不属于组合电路。9、同步计数器是指的计数器。A.由同类型触发器B.各触发器的时钟端连接在一起，统一由时钟控制C.可以用前一级触发器的输出作为后一级触发器的时钟D.可以用后一级触发器的输出作为前一级触发器的时钟课程数字逻辑班级姓名学号学试题纸（二）10.从编程特性讲，GAL的与阵列，或阵列_A.固定，可编程B.可编程，可编程C.11、函数F（A,B，C,D）的卡诺图如右图所示，固定，固定D、.可编程，固定则其最简与一或表达式F=OA.BCD+BCD^ACDBBD4-BCDC.BCD+BCD+ACOD.BD+BC

5、D001101111110110001111012、时序逻辑电路中一定包含电路。A.加法器B.比较器C.数据选择器D.触发器13、与最小项逻辑相邻的最小项是A.ABCDB.ABCDC.ABCDD.ABCD14.一个模6计数器至少需要个触发器组成。A.2B.3C.4D.9三、分析题（共20分》1、四选一数据选择器构成的逻辑电路如下图所示，写出F的逻辑表达式，并判断是否存在竞争冒险。1rAtAoHjIJ

6、Dj2、分析如下时序电路，做出状态转换图，判断该电路是否存在挂起现象。2（）QQiQyoooo四、设计题（共30分》1、评奖委员会

7、由X、Y、Z三人组成，其表决权如下：若Y赞成，则其余两人只要有一人赞成可获奖；若Y不赞成，则其余两人都赞成才可获奖。⑴列出“获奖决议通过”的真值表；⑵写出最小项逻辑表达式；（3）画出用74138实现的逻辑电路图。附:74138•••••••••74138YON—AY1N—BY2N—CY3N—G1Y4N-

8、输出表达式（3）画出逻辑电路图。课程数字逻辑_班级姓名学号2011〜2012学年第二学期期末考试《数字逻辑》试卷（B）答题纸（一）题号—-二二网五六七八九十十一十二十三十四十五十六十七十八十九二十总分得分（注意：上表由教师填写各题得分，学生不得填写）一、填空题（每空1分，共22分）1、2、14、5、6、7、8、9、10、11、二、选择题（每题2分，共28分）1234567891011121314三、分析题（共20分）课程数字逻辑.班级姓名学号2011〜2012学年第二学期期末考试《数字逻辑》试卷（B）答题纸四、设计题（共30分）安

9、徽工业大学试卷封面课程名称数字逻辑任课教师实考人数装订份数：共册本册为第册考卷份试卷评阅人和审核人签名题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十评阅人审核人以下各项在空格内打V或说明1.考试类型：全国统考省部统考校统考院统考非