eda3-8译码器实验报告

eda3-8译码器实验报告

ID:29966429

大小:18.14 KB

页数:7页

时间:2018-12-25

eda3-8译码器实验报告_第1页
eda3-8译码器实验报告_第2页
eda3-8译码器实验报告_第3页
eda3-8译码器实验报告_第4页
eda3-8译码器实验报告_第5页
资源描述:

《eda3-8译码器实验报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划eda3-8译码器实验报告  实验三:3-8译码器的设计  一、实验目的  1、学习QuartusII软件设计平台。  2、了解EDA的设计过程。  3、通过实例,学习和掌握QuartusII平台下的文本输入法。  4、学习和掌握3-8译码器的工作和设计原理。  5、初步掌握该实验的软件仿真过程。  二、实验仪器  PC机,操作系统为Windows7/XP,本课程所用系统均为WindowsXP,Quart

2、usII设计平台。  三、实验步骤  1、创建工程,在File菜单中选择NewProjectWizard,弹出对话框如下图所示  在这个窗口中第一行为工程保存路径,第二行为工程名,第三行为顶层文件实体名,和工程名一样。  2、新建设计文本文件,在file中选择new,出现如下对话框:  选择VHDLFile点击OK。  3、文本输入,在文本中输入如下程序代码:目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停

3、车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划  libraryieee;  use_logic_;  entityvariable_decoderis  port(A:inSTD_LOGIC;  B:inSTD_LOGIC;  C:inSTD_LOGIC;  Y:outSTD_LOGIC_VECTOR(7downto0));  endvariable_decoder;  architecturertlofvariable_decoderis  begin  process(A,B

4、,C)  variableCOMB:std_logic_vector(2downto0);  begin  COMB:=C&B&A;  caseCOMBis  when"000"=>YYYYYYYYYSetasTop-levelEntityCtrl+Shift+J接下来进行编译,点击processing->StartCompilation,见下图  5、仿真验证,打开波形编辑器,新建一个波形仿真文件,如下图:目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在

5、这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划  然后选择菜单“View”→“Utility”→“NodeFinder”出现如下对话框,在“Filter”中选择“Pins:all”,再点击“List”即在下边的“NodeFound”框中出现本设计项目中所有端口引脚列表,并逐个拖到波形编辑器的窗口中。  接下来编辑输入信号波形,然后将编辑好的信号波形保存,点击波形仿真,仿真结果如下图所示:  6.选择菜单“Tools”→“Netlis

6、tViewers”→“RTLviewer”得到如下电路图:  3-8译码器VHDL设计实验报告  一、设计原理:  先判断使能端口EN状态,当其满足高电平时,判断三个输入端口A2,A1,A0的状态来决定输出。若使能端口为低电平则固定输出不受逻辑输出A2,A1,A0的影响。使能有效时按照三个输入状态决定八个输出的状态。  真值表:  A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0    二、实验程序:  LIBRARYIEEE;  USE_LOGIC_;  ENTITYdemoIS  PORT(A:INSTD_LOGI

7、C_VECTOR(2DOWNTO0);目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划  EN:INSTD_LOGIC;  Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));  ENDdemo;  ARCHITECTUREDEC_BEHAVEOFdemoIS  SIGNALSEL:STD_LOGIC_VECTOR

8、(3DOWNTO0);  BEGIN  SEL(0)NewprojectWizard  (2)在向导的第一页设置工程文件夹,工程名称及顶层实体名称。注意:工程名称和顶层实体名称相同且不能为中文。  推荐工程文件夹、工程名称和顶层实体名称相同。  (3)点击Next按钮,进入添加设计文件对话框  (4)点击Next进入选择目标芯片对话框,ACEX1K系列EP1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。