基于fpga双目立体信号处理系统设计和实现

《基于fpga双目立体信号处理系统设计和实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名：王晶日期：2008年4月15日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容

2、编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）签名：王晶导师签名：日期：2008年4月15日摘要摘要立体视频技术是一种将具有符合人眼视差模型的两幅图像编辑为视频信号，通过显示和光路系统分别送到人的左右眼中，经过大脑合成，从而形成立体感觉的视频技术。使人在观看过程中能够获得景深信息，从而产生强烈的沉浸感和临场感，大大增强了观赏性和趣味性。三维立体成像技术将在航空航天、工业、教育、医学、军事等领域有更大的作为，是今后成像技术的主要发展方向。在深入阅读相关文献并掌握相关理论的基础上，针对数字化视频信号

3、ITU656-YUV4:2:2标准，本文设计了一种基于现场可编程门阵列（FPGA）的双目立体信号处理系统。通过FPGA的硬件平台基于人眼双目视差获得物体三维立体信息的原理，对立体显示信号的产生、传输及显示等方面进行了研究和实践。利用FPGA技术的优越性，设计并完成了基于FPGA的实时图像处理器。通过2FPGA编程，设计了视频采集、FIFO(先进先出)模块、视频解码模块、IC配置接口模块、图像帧存控制模块、VGA控制模块的逻辑电路。两路模拟视频信号将由CCD传感器送入，经视频A/D芯片SAA7113转换成数字视频信号后，送入到异步FIFO中缓冲。视频解码模块采用对视

4、频流数据识别的方法获得图像数据，送入帧存储器中后，按帧序将两路数字视频信号先后读出送往D/A芯片ADV7125，形成分辨率为800*600，刷新率60Hz的VGA信号，将其送往具有立体显示效果的微显示器上。在QuartusII,ModelSim软件平台下开发、验证并在硬件上实现，达到了预期效果。另外，总结了系统的设计和调试经验，对调试时遇到的一些问题进行了分析。双目立体信号处理系统的设计思想、设计结构和VerilogHDL代码实现的流程在以后的章节中进行了详细的阐述，并分别给出了系统中各个模块的单独测试结果，评估了各个模块的性能。本课题中视频处理模块的设计，为实现

5、将具有符合人眼视差的两路视频信号编辑为一路立体视频信号做出了有益的探索性的尝试，对今后进行立体视频处理研究有积极的借鉴意义。2关键词：立体视频技术，双目视差，FPGA,IC总线IAbstractAbstractTwoparallacticimagesofhumaneyeformedintoonechannelsignalthroughdisplayandopticssystemandsentintopeople’sleftandrighteye,formthree-dimensional(3D)stereoscopicimaging.Thisisthereason

6、whypeoplehaveastereofeelwhentheyseetheworldthroughtheireyes.3Dstereoscopicimagingtechniquewillplayanimportantroleinaerospace,industry,education,medicineandnationaldefenseetc,andbethemaindirectionsofvideodisplayinthefuture.Onthebasisofreadingrelevantliteratureandgraspingrelevanttheorie

7、sthoroughly,thisthesishasdevelopedadualparallacticvideoprocessingdisplaysystembasedonFieldProgrammableGateArray(FPGA),whichhelpsusstudyandrealizehowthestereosignalformandtransmit.TakingtheadvantageofFPGAtechnique，areal-timevideoprocessorbasedon2FPGAwasdesignedandestablished.Thedecodin

8、gofvi