嵌入式最小系统设计2

嵌入式最小系统设计2

ID:32997391

大小:56.61 KB

页数:3页

时间:2019-02-18

嵌入式最小系统设计2_第1页
嵌入式最小系统设计2_第2页
嵌入式最小系统设计2_第3页
资源描述:

《嵌入式最小系统设计2》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、1AT91RM9200简介AT91RM9200是Atmel公司基于ARM920T核的高性能、低功耗16/32位RISC(精简指令集计算机)微处理器,内部集成丰富的外设资源,适用于要求外设资源丰富、功耗低、工作严格稳定的工业控制等方面,如嵌入式工业控制、医疗设备、网络通信、移动计算等。AT91RM9200微处理器最高主频为180MH乙其双向、32位外部数据总线支持8位、16位、32位数据宽度,26位地址总线可以对最大64MB空间寻址。AT91RM9200片内集成了非常丰富的外围功能模块,包括全功能MMU虚拟内存管理单元、内部16kBSRAM和128kBROM、E

2、BI接口控制器、增强的时钟和PMC(电源管理控制器),带有2个PLL(锁相坏)的片内振荡器,4个可编程的外部时钟信号,包括定时中断、看门狗、秒计数器的系统定时器,带报警中断的实时时钟,带有8级优先级、可单个屏蔽中断源的AIC(先进中断控制器),7个外部中断源和1个快速中断源,4个32位的IO控制器,20通道外围数据控制器(PDC或DMA),1个10Mbit-s-1/100Mbit-s-1以太网控制器,1个USB2.0主机接口,1个USB2.0设备接口,2个多媒体卡接口,3个SSC(同步串行口控制器)(兼容IIS),4个UASRT(通用同步/异步串行口),1个主

3、/从SPI(串行设备接口),1个两线串行接口TWI(主模式),JTAG/ICE接口等。2硬件设计最小系统是保证微处理器可靠工作所必须的基本电路。基于AT91RM9200微处理器的最小嵌入式系统由微处理器AT91RM9200、电源电路、晶体振荡器电路、复位电路、JTAG接口、存储器模块、串行调试接口等电路组成,其原理框图如图1所示。2.1电源电路在系统中,AT91RM9200需要1.8V和3.3V电源,另外,大部分外围器件需要3.3V电源,小部分外围器件还需要5V电源,为了简化系统电源电路的设计,假设系统的输入电压为5V直流稳压电源。为了得到可靠的3.3V电压,

4、此处选用了Sipex公司生产的SPX1117M3-3.3型低压差(LDO)稳压器,它的输人电压为5V,输出电流为3.3V,最大输出电流为0.8Ao同样,选用Sipex公司生产的SPX1117M3-1.8型低压差(LDO)稳压器,便可产生最大输出电流为0.8A的1.8V电源。电源电路如图2所示。2.2晶体振荡器电路晶体振荡电路用于向AT91RM9200和其他需要时钟的外设电路提供工作时钟。本系统使用无源品体振荡器X1(18.432MHz)和X2(32.768kHz)作为系统的主振荡器和慢时钟振荡器,振荡器产生的系统主时钟和慢时钟基准经过微处理器内部2个PLL后,

5、产生系统所需的各种CPU时钟、外没时钟以及USB器件工作时钟。晶体振荡器电路见图3。2.3复位电路AT91RM9200有2个独立的复位信号,即系统复位信号NRST与系统内部调试复位信号NTRSI,都是低电平有效。系统上电后,AT91RM9200必须执行一个上电复位(称为“冷”复位),在过渡状态下,它强制复位信号NRST和NTRST为低直到电源电压和振荡器工作频率稳定为止。此外,NRST和NTRST还可以进行手动按键复位功能,以方便用户调试程序。本设计屮选用FAD公司生产的ADM708型复位电路,它有一个手动复位输入引脚,当工作电压低于3.08V或手动复位输入引

6、脚被拉低时复位IC产生一个低电平信号,持续时间为200mso此外,该复位电路还有一个额外的输入电压检测引脚,可实现对输人电压的检测。复位电路如图4所示。2.4JTAG接口电路JTAG(联合测试行动小组)是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试,是开发、调试嵌入式系统的一种简洁高效的手段。它有2种接门标准:14针接口和20针接口。本设计中选择20针接口标准。2.5存储器模块存储器模块包括Flash存储器和SRAM存储器两个部分。Flash存储器用于存储系统运行所需的程序和重要数据,即使掉电程序和数据都不会丢失。设计小推荐电路为Intel

7、公司生产的28F640J3A,其存储容量为64Mbit(8MB),工作电压为27V〜3.6V,采用48引脚TSOP封装,16位数据宽度。它所需引脚为A[24:]、D[15:0]、NRST、BFCSNCSO、CFOENOENRD、CFWENWENWRO。SDRAM存储器的作用是存放系统运行时的程序和数据,掉电后该部分程序和数据会丢失。设计中使用2片数据宽度为16位的SDRAM并行运行作为一个32位数据宽度的SDRAM模块,以充分发挥微处理器32位数据宽度的高性能°SDRAM模块所需的引脚为A[0:11].A[13:17]、D[0:31]、NBS1、NBS3、SD

8、・CKE、SDCK、SDCS、RAS、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。