ARM7嵌入式最小系统设计.ppt

ARM7嵌入式最小系统设计.ppt

ID:56441142

大小:1.50 MB

页数:175页

时间:2020-06-18

ARM7嵌入式最小系统设计.ppt_第1页
ARM7嵌入式最小系统设计.ppt_第2页
ARM7嵌入式最小系统设计.ppt_第3页
ARM7嵌入式最小系统设计.ppt_第4页
ARM7嵌入式最小系统设计.ppt_第5页
资源描述:

《ARM7嵌入式最小系统设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章ARM7嵌入式最小系统设计5.1系统设计概述5.2S3C44B0X嵌入式微处理器5.3S3C44B0X嵌入式最小系统硬件电路5.4S3C44B0X存储器接口设计5.5S3C44B0X的中断控制器介绍与设计5.6S3C44B0X嵌入式系统的启动程序5.1系统设计概述图5.1为嵌入式最小系统原理框图,一个最小嵌入式系统包括如下部分:电源,加上时钟信号、复位信号如果芯片没有片内程序存储器,则还要加上存储器系统大多数基于ARM7处理器核的微控制器都有调试接口,这部分在芯片实际工作时不是必需的,但在开发时很重要,所以把这部分也归入最小系统中。

2、嵌入式控制器时钟系统调试测试接口复位电路存储器系统供电系统(电源)图5.1最小系统原理框图图5.2是一个典型的嵌入式系统硬件结构框图,部分基本功能描述如下:复位电路可完成系统上电复位和在系统工作时用户按键复位。电源电路为S3C44B0X及其他需要3.3V电源的外围电路供电。晶振为系统提供工作时钟,通过片内PLL(时钟发生器)电路倍频作为微处理器的工作时钟。Flash存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系统掉电后需要保存的用户数据等。SDRAM存储器作为系统运行时的主要区域,系统及用户数据、堆栈均位于SDRAM存储器中

3、。JTAG接口可对芯片内部的所有部件进行访问,通过该接口可对系统进行调试、编程等。系统总线扩展引出了数据总线、地址总线和必需的控制总线,便于用户根据自身的特定要求扩展外围电路。串行接口电路用于系统与其他应用系统的短距离双向串行通信。10M以太网接口为系统提供以太网接入的物理通道,通过该接口,系统可以10Mb/s的速率接入以太网。5.2S3C44B0X嵌入式微处理器5.2.1S3C44B0X引脚及信号描述5.2.2S3C44B0X特性5.2.3ARM7嵌入式存储体系5.2.4S3C44B0X的存储控制器5.2S3C44B0X概述S3C44B

4、0X微处理器是三星公司生产的基于ARM7TDMI核的微处理器,采用0.25µmCMOS工艺制造,并在ARM7TDMI核基本功能的基础上集成了丰富的外围功能模块,便于低成本设计嵌入式应用系统。片上集成的主要功能如下:在ARM7TDMI基础上增加8KB的cache。外部扩充存储器控制器(FP/EDO/SDRAM控制,片选逻辑)。LCD控制器(最大支持256色的DSTN),并带有1个LCD专用DMA通道。2个通用DMA通道/2个带外部请求引脚的DMA通道。2个带有握手协议的UART和1个SIO。1个多主的I²C总线控制器。1个IIS总线控制器。

5、5个PWM定时器及1个内部定时器。看门狗定时器。71个通用可编程I/O口,8个外部中断源。功耗控制模式是正常、低、休眠和停止。8路10位ADC。具有日历功能的RTC(实时时钟)。PLL时钟发生器。5.2.1S3C44B0X引脚及信号描述S3C44B0X引脚图S3C44B0X引脚信号的详细描述见表5.1。表5.1S3C44B0X引脚信号详细描述5.2.2S3C44B0X特性1.体系结构集成了手持设备和通用嵌入式系统应用的解决方案。16/32位RISC体系结构和ARM7TDMI处理器内核强大的指令体系。Thumb代码压缩机,最大代码密度同时保

6、持了32位指令的性能。基于JTAG的片上集成ICE调试支持解决方案。32×8的硬件乘法器。实现低功耗SAMBAII(三星ARM处理器嵌入式微控制器总线体系结构)的新型总线结构。2.系统管理器支持大、小端模式(通过外部引脚来选择)。包含8个地址空间,每个地址空间为32MB,总共有256MB。所有地址空间都可以通过编程设置为8位、16位或32位宽数据对齐访问。8个地址空间中,6个地址空间可用于ROM、SRAM等存储器,2个用于ROM、SRAM、FP/EDO/SDRAM等存储器。7个起始地址固定及大小可编程的地址空间。1个起始地址及大小可变的地

7、址空间。所有存储器空间的访问周期都可通过编程配置。提供外部扩展总线的等待周期。在低功耗模式下支持DRAM/SDARM自动刷新。支持地址对称或非地址对称的DRAM。3.cache和片内SRAM4路相连统一的8KB指令/数据cache。未作为cache使用的0/4/8KBcache存储空间可作为片内SRAM使用。cache伪LRU(最近最少使用)的替换算法。通过在主内存和缓冲区内容之间保持一致的方式写内存。具有4级深度的写缓冲。当缓冲区出错时,请求数据填充。4.时钟和功耗管理低功耗。片上PLL使得MCU的工作时钟频率最高为66MHz。时钟可通

8、过软件选择性地反馈回每个功能块。功耗管理模式为:正常模式:正常运行模式。低速模式:不带PLL的低频时钟。休眠模式:使CPU的时钟停止。停止模式:所有时钟都停止。EINT[7:0]或RTC警告中

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。