基于fpga的雷达信号预处理器的设计

基于fpga的雷达信号预处理器的设计

ID:33402183

大小:3.08 MB

页数:58页

时间:2019-02-25

基于fpga的雷达信号预处理器的设计_第1页
基于fpga的雷达信号预处理器的设计_第2页
基于fpga的雷达信号预处理器的设计_第3页
基于fpga的雷达信号预处理器的设计_第4页
基于fpga的雷达信号预处理器的设计_第5页
资源描述:

《基于fpga的雷达信号预处理器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、大连海事大学硕士学位论文基于FPGA的雷达信号预处理器的设计姓名:刘永刚申请学位级别:硕士专业:信息与通信工程(通信与信息系统)指导教师:柳晓鸣20100601中文摘要摘要随着我国国民经济的快速增长和对内对外贸易量的不断增大,海上交通运输更加繁盛。雷达信号处理技术是航海雷达探测海上目标的关键技术,它对安全和高效率的海上运输起到至关重要的作用。雷达信号预处理系统主要负责对雷达回波信号的采集以及一系列的杂波处理。它对实时性的要求非常高。超大规模集成电路技术的发展,特别是大规模可编程逻辑器件的出现,为雷达信号的数字化处理带来了新的突破。本课题来源于交通部科技项目“航海雷达中频信号数字处理方法的研究"

2、。针对雷达信号处理高速性和实时性的要求,本课题在FPGA中设计实现了一个数字化的雷达信号预处理器。基于FPGA实时处理数据的能力强的特点,可以突破以前在雷达信号处理的过程中数据采集速度和数据处理速度不能匹配的瓶颈。本文中所设计的系统是在高采样率下工作的。通过VerilogHDL语言对系统进行实现,从而可以对处理过程实现灵活控制,大大提高了设计的灵活性、兼容性和可升级能力,缩短了研发周期。文中论述了系统硬件平台设计的关键技术,重点研究了雷达信号恒虚警率处理的设计,并深入探讨了其在FPGA中优化设计的问题,最后进行了实验测试和分析并总结了该课题的研究成果。实验结果表明,基于高性能FPGA的通用硬件

3、处理平台,采用优化的CFAR处理方法设计,大大提高了雷达杂波处理的速度和精度,实现了基于FPGA的雷达信号预处理系统。在具体的设计过程中,利用SynplifyPro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明,本课题中所设计的雷达信号预处理器满足预期设计目标。关键词:雷达信号;预处理;FPGA;恒虚警处理英文摘要ABSTRACTWimtherapidgrowthofChina'snationaleconomyandintemalandexternaltradevolumeincreasing,shippingb

4、ecomesmoreandmoreprosperous.Radarsignalprocessingisakeytechnologyfornavigationradardetectingtarget,whichimprovestheradardetectioncapabilityandhasacrucialroleforsafeandefficientshipping.Radarsignalpreprocessingsystemismainlyresponsiblefortheradarechosignalacquisitionandprocessingaseriesofclutter.Itde

5、mandsaveryhi曲real-time.111edevelopmentofVeryLargeScaleIntegration(VLSI)technology,especiallytheappearanceofverylarge-scaleprogrammablelogicdevicebringthedigitizedprocessingofradarsignalanewbreak-through..Thisthesis,deprivingfromthebasicSci&Techresearchingprojectof‘'theresearchofdigitalprocessingmeth

6、odofintermediatefrequencysignalformarineradar'’supportedbytheMinistryofCommunication.Basedonhi曲一speedandreal-timerequirementsofRadarsignalprocessing.theissuedesigneandimplementadigitalradarsignalpre-processorintheFPGA.Basedonreal-timedataprocessingcapabilityfeaturesofFPGA,wecanbreakthebottleneckthat

7、theradarsignaldataacquisitingspeedandthedataprocessingspeedCannotmatchinthepast.Thesystemdesignedinthisarticleisworkingonthehighsamplingrate.ByverilogHDLlanguagesystemimplementationtorealizethusrealiz

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。