系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究

系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究

ID:33414210

大小:4.31 MB

页数:114页

时间:2019-02-25

系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究_第1页
系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究_第2页
系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究_第3页
系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究_第4页
系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究_第5页
资源描述:

《系统芯片(soc)内嵌数字芯核的测试数据压缩技术研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子科技大学博士学位论文系统芯片(SOC)内嵌数字芯核的测试数据压缩技术研究姓名:胡兵申请学位级别:博士专业:测试计量技术及仪器指导教师:陈光(礻禹)20050301摘要摘要微电子技术的迅速发展促进了系统芯片(SOC)的出现,并由此将集成电路带入了一个新的发展时期。由于Soc采用的是以复用工P芯核为主的设计技术,且将整个系统(或子系统)映射到单个芯片上,因而既能加快开发进度,又可缩小产品体积、提高系统整体性能。但随着Soc集成iP核数目的增多,功能越来越复杂,Soc的测试数据量、测试功耗也随之急剧增加,其测试访问也变得更加困难,进而也就为Soc的

2、测试带来了更大的挑战。对此,本论文围绕Soc内嵌数字芯核的测试数据压缩问题展开了研究,并针对不同的情况提出了不同的压缩/解压方案;文中同时还就Soc测试TAM及JTAG主控制器的设计问题进行了探讨。作者的主要工作有如下四个方面:1.研究了如何以较小面积开销为代价,而仍能获得良好压缩性能的Soc测试数据压缩解压方案。内容包括有:〔日在理论上分析了VIHC编码的不足,指出了该编码在提高压缩性能和降低解码器硬件开销之间存在着较大的矛盾,且当0-概率P的取值愈趋近于1时,该矛盾将变得越来越严重:(2)提出了一种新的变移霍夫曼编码压缩方法,该方法不同于VI

3、HC编码的是它充分考虑了待压缩序列中样式消息(PM)的概率分布,且根据其分布规律将PM分为了主辅两段,并分别用不同的方法进行了编码:(3)利用样式消息自身的结构特点,研究了进一步减少HSC解码器硬件开销的途径;(4)应用ISCAS'89电路的实验,验证了本文方法在提高压缩性能和降低硬件开销方面,均具有较大优越性。该方法主要适用于。一概率P较大的情况。2.对二维Soc测试数据压缩方法进行了研究。提出了一种基于重复播种(Reseeding)和Golomb编码的二维Soc测试数据压缩/解压方案,为0-概率P取值较小时,用一维编码压缩得不到理想结果的情况

4、下,提供了一种新的解决途径。本文同时还给出了Reseeding优化及一种确定Golomb码参数rn的方法,以进一步提高压缩比、并减少对应编码工作的计算量。最后利用相应的国际标准电路验证了该方案的有效性。电子科技火学博十论文研究了降低SOC扫描测试功耗下的编码压缩方法。本文在引入功耗估算及WTM模型的基础上,根据最小跳变次数映射准则(MTC)映射后,所得待压缩{0,1)序列的特点,提出了一种基于对称霍夫曼(SHC)编码的压缩/解压方案;并给出了相应SHC解码器的设计,推导了整个SHC方案的测试应用时间(TAT)。利用ISCAS'89电路的实验结果表

5、明,该编码不仅能显著降低扫描测试功耗、减少TAT,而且还可利用HSC编码思路来降低解码器的硬件开销,以增加其灵活性。探讨了几种典型的、基于总线的SOC测试访问机制(TAM),并着重指出了IEEE1149.1TAP接口在SOC测试中的应用:随后结合“边缘扫描测试技术”项目的需求,给出了一种基于FIFO结构的JTAG主控芯核设计方案,并由此实现了一个四路JTAG主控制器的设计;实验结果表明该设计具有扫描速度高、占用硬件资源少的优点;不仅能满足边界扫描测试的要求,而且还可与测试数据压缩方法相结合,提供一种可供选用的、低成本的SOC测试方案。关键词:SO

6、C测试,内嵌芯核,数据压缩,解码器,测试访问机制,JTAG主控制器AbstractAbstractTherapidprogressinmicro-electronictechnologypromotestheadventofSystem-On-a-Chip(SOC),whichbringsIntegrateCircuit(IC)intoanewperiodofdevelopment.ThedesignofSOCmainlyadoptsthetechniqueofreusableIntellectual-Property(IP)cores,andm

7、apsthewholesystem(orsubsystem)toasinglechip,soitcanacceleratetheprocessofdevelopment,shortenthesizeofproduct,andimprovethesystemperformance.However,withtheincreaseinthenumberofIPcoresintegrated,anditsfunctionbecomingmorecomplex,testdatavolumeandtestpowerconsumptionforSOCgrowq

8、uickly,testaccessisalsomoredifficult.Allthecasesposethemorechallenge

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。