基于单片机与cpld的综合应用设计.kdh

《基于单片机与cpld的综合应用设计.kdh》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、信息科技中国科技信息2010年第11期CHINASCIENCEANDTECHNOLOGYINFORMATIONJul.2010DOI：10.3969/j.issn.1001-8972.2010.13.050基于单片机与CPLD的综合应用设计任安虎1张燕21.西安工业大学电子信息工程学院710032；2.陕西工业职业技术学院电气工程系712000摘要引言元或逻辑块，能够任意组合，可以根据需基于单片机与CPLD设计了一个键值采随着电子、计算机技术的飞速发要设计成功能各异的逻辑电路；并且可采集、显示及与PC通信的综合应用系统。系展，单片机与CPLD技术都得到了越来越用V

2、HDL语言编程，加速了产品的开发过统硬件由单片机、CPLD及外围电路组成，广泛的应用。单片微型计算机(单片机)自程，使逻辑电路的设计变得简单、易于实软件采用C语言和硬件描述语言VHDL编问世以来，因其小巧灵活、成本低、控制现；器件的现场可编程，大大地缩短了产程。可实现上行键值采集、显示，并将采能力强、易于产品化等优势，在各领域中品开发周期及方便更新换代；但在信息处集到的键值数据通过串口送给PC；下行PC得到广泛的应用；但纯单片机系统也有弱理、逻辑分析、决策判断等方面CPLD比发送数据由系统接收，数码管可以显示接点：如低速、低可靠性等。可编程逻辑器不上单片机。因此，

3、可以将单片机与CPLD收到的数据。该系统工作可靠，在实际设件CPLD含有数量众多的可编程逻辑宏单器件结合，优势互补，组成软硬件都可灵计应用中有一定的参考价值。关键词单片机；CPLD；通信；数据；工作可靠中图分类号：TP332文献标识码：A图1系统框图图2单片机与CPLD接口电路-120-活编程的系统，以适应不断改变的市场需的ATF1508AS[1]。ATMEL公司的机PC。系统通过串口可以接收由PC发来求。ATF1508AS系列CPLD是基于第二代的数据，单片机将数据处理之后送给MAX结构体系的高性能E2PROM结构的CPLD经译码、位选之后显示接收的数据。1系统

4、总体框图CPLD。它完全符合IEEE1149.1JTAG边界扫描标准，具有5VISP的功能；具2硬件电路设计有最小5nS的引脚到引脚的逻辑时延，最系统要实现采集键值数据、显示，高175.4MHz的计数频率；引脚可配置为并将采集到的数据通过串口发给PC；另2.1单片机与CPLD接口电路开漏输出；每个宏单元都有独立的可编程一方面，接收PC发过来的数据，并通过数据的处理及与PC的通信由单片机电源控制，最多可以节省50%的功耗；宏数码管显示接收的数据，框图如图1。完成，逻辑电路部分由CPLD实现包括键单元内的寄存器具有单独的时钟和复位等系统将所有的逻辑处理部分都由可编值采

5、集和译码显示。具体电路如图2所示信号以及支持多种电压接口。键值由程逻辑器件CPLD实现，单片机选用了[2]。CPLD采集作为数据送给单片机，单片机PHILIPS公司的内置ISP下载功能的64KBCPLD采集的键值数据通过将收到的数据一方面转换为要显示的数据大容量Flash存储器和特大RAM的keyout0～keyout7送给单片机的A8～A15送给CPLD经译码、位选之后显示；另一P89C60X2；CPLD采用了ATMEL公司输入；要显示的数据由单片机的AD0～方面再由单片机通过串口将数据送给上位图3串行通信接口电路图5单片机程序流程图图4按键及LED显示电路-1

6、21-信息科技中国科技信息2010年第11期CHINASCIENCEANDTECHNOLOGYINFORMATIONJul.2010architectureyingyongofzongheisAD3送给CPLD的a0～a3，位选信号由signaltemp:std_logic_vector参考文献单片机的AD4输出送给W4IN,经CPLD译(7downto0);[1]毕立恒,刘玉宾.一种实用单片机和CPLD码之后显示。signaltemp1:最小应用系统的设计[J].自动化技术与应2.2串行通信接口std_logic_vector(7downto0);用.2009,

7、28（8）：111-113串行通信接口是实现系统与上位机begin[2]周立功，夏宇闻.单片机与CPLD综合应PC通信的通道。RS-232接口是标准总w4out<=w4in;用技术[M].北京：北京航空航天大学出版线协议。其总线传输的最大有效距离为process(a(3),a(2),a(1),a(0),keyin(7),社.2004.15m，最高传输速率约20kbit/s，信号keyin(6),keyin(5),keyin(4),keyin(3),[3]彭颖.基于单片机和CPLD器件的综合的逻辑0电平为+3～+15V，逻辑1电平keyin(2),keyin(1),

8、keyin