基于fpga的sopc嵌入式系统设计new

基于fpga的sopc嵌入式系统设计new

ID:33592503

大小:461.31 KB

页数:3页

时间:2019-02-27

基于fpga的sopc嵌入式系统设计new_第1页
基于fpga的sopc嵌入式系统设计new_第2页
基于fpga的sopc嵌入式系统设计new_第3页
资源描述:

《基于fpga的sopc嵌入式系统设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第20卷增刊Vol20Suppl.全国高等学校电子技术研究会论文集2010年7月Jul2010基于FPGA的SOPC嵌入式系统设计白英良雷飞徐萍萍(北京工业大学电子信息与控制工程学院,北京100022)摘要:简单介绍了SOC发展状况,并针对altera公司FPGA的解决方案SOPC进行重点分析,重点介绍和分析了基于Nios处理器的关键技术和设计流程以及相关软件。关键词:片上可编程系统;SOPC;Nios;软核;FPGA中图分类号:TP11文献标识码:A文章编号:1673-7938(2010)增刊-0

2、001-030引言口)集成在单一芯片上面向特定用途的标准产品。目前,在信息化技术在高速发展中,嵌入式系统可编程片上系统(SOPC)是一种相对来说比较特殊扮演的角色越来越重要。嵌入式系统是以计算机技的嵌入式系统:首先它是片上系统(SOC),即由单个术为基础、以应用为中心、软硬件可裁剪同时可以对芯片完成整个系统的主要逻辑功能;其次,它是可编成本、体积、功耗、可靠性等性能专用计算机系统,是程系统。同时具有灵活的设计方式,可裁减、可扩将先进的计算机技术、半导体技术和电子技术与各充、可升级,并具备软硬件在系统可编程的功能。个行业的具体应用相结合的产物。随着集成电路工SOPC的特点是它结

3、合了SOC和PLD、FPGA各自艺技术的发展和集成度的大幅度提高,嵌入式系统的优点。基于FPGA的SOPC系统设计分为硬件开开始由板级向芯片级发展。称之为片上系统SOC发和软件开发两部分,图1所示是其开发流程图。(SystemOnaChip),并进一步发展为片上可编程系统SOPC(SystemOnaProgrammableChip)。SOPC是Altera公司提出并成功实现的一种灵活、高效的SOC解决方案,该方案代表了SOC未来的发展方向。SOPC技术的实现方式主要分为三种:基于FPGA嵌入IP硬核的SOPC系统、基于FPGA嵌入IP软核的SOPC系统以及基于HardCopy技

4、术的SOPC系统。其中IP软核以其低成本、高灵活性、可扩展性等优点获得了诸多设计者的青睐。Nios就是A1tera公司推出的最具代表性的嵌入IP软核处理器。图1基于FPGA的SOPC系统开发流程框图1SOPC系统特点及开发流程硬件开发主要是创建Nios软核的系统,用来SOC称为系统级芯片,它是一个产品,是一个作为应用程序运行的平台。具体来说,就是利用有专用目标的集成电路,其中包含完整系统并有嵌SOPCBuilder工具从Nios开发套件的设备列表中入软件的全部内容。同时它又是一种技术,用以实选择合适的CPU、存储器以及各种外围器件,并定现从确定系统功能开始,到软/硬件划

5、分,并完成设制和配置相应的功能,最后生成整个系统。软件开计的整个过程。一般将SOC定义为将微处理器、模发主要是根据系统应用的需求,利用C/C++语言拟IP核、数字IP核和存储器(或片外存储控制接和系统自带的API函数来编写实现特定功能的程12010年7月北华航天工业学院学报第20卷序。这种设计中要用到的软件有Altera公司的基础平台。利用相关的软件,可以很快地将硬件系Quartus8.0和NiosIDE8.0等。统与常规软件集成在单一可编程芯片中。2Nios软核处理器及系统Nios嵌入式软核处理器是Altera公司推出的采用哈佛结构、具有32位指令集的第二代片上可

6、编程的软核处理器,其内核的结构框图如图2所示。图2Nios处理器结构框图图3Nios标准内核设计框图Nios系列32位RISC嵌入式软核处理器具有3Nios外围设备相当大的灵活性,可以在多种系统设置组合中进行在SOPCBuilder可以添加可以在FPGA中实选择,达到性能、特性和成本目标。Nios系列嵌入现的标准外围设备库。同时可以利用SOPC配置映式处理器是一款采用流水线技术、单指令流的RISC像地址、主/从关系和中断优先顺序等。Nios外围的CPU,广泛应用于各种嵌入式系统。Nios包括设备库包含的常用外设及其功能如表1所列。表1Nios常用外围设备三种

7、可以选择的内核,分别为:快速的Nios/f(最外围设备功能说明高性能的优化)内核、经济的Nios/e(最小逻辑占1~32位并行I/O接口(输入、输并行输入输出(PIO)出和边沿捕捉)用的优化)内核以及标准的Nios/s(平衡于性能和通用串行接口,波特率、数据位等尺寸)内核,每种内核根据不同的性能而优化。考虑通用异步收发器(UART)可调,流量控制信号可选到性能和成本,一般情况下采用Nios标准内核设32位定时器,能被用作周期性脉定时器(timer)冲发生器或系统监视定时器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。