基于sopc的嵌入式系统设计技术new

基于sopc的嵌入式系统设计技术new

ID:34057894

大小:390.86 KB

页数:4页

时间:2019-03-03

基于sopc的嵌入式系统设计技术new_第1页
基于sopc的嵌入式系统设计技术new_第2页
基于sopc的嵌入式系统设计技术new_第3页
基于sopc的嵌入式系统设计技术new_第4页
资源描述:

《基于sopc的嵌入式系统设计技术new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第38卷第2期航空计算技术Vol.38No.22008年3月AeronauticalComputingTechniqueMar.2008基于SoPC的嵌入式系统设计技术李键,李鹏,张磊(中国航空计算技术研究所,陕西西安710068)摘要:介绍了Xilinx公司Virtex24FX系列FPGA的特点,分析了该FPGA内嵌的PowerPC405处理器的体系结构及CoreConnect总线的特点。通过多路传输数据总线接口的设计实例,阐述了基于SoPC(SystemonProgrammableChip)的嵌入式系统设计方法。关键词:片

2、上可编程系统;嵌入式系统中图分类号:TP336文献标识码:A文章编号:16712654X(2008)0220123204引言5级数据通道流水线,包括取指、译码、执行、写回、装入写回5级流水段;(2)一个虚拟内存管理单元可编程片上系统(SoPC)是在可编程逻辑器件的(MMU),支持可变页面大小和写保护、控制访问选项;基础上发展起来的一种灵活、高效的嵌入式系统设计(3)独立的指令Cache和数据Cache;(4)支持调试和解决方案,系统设计者可以从传统的板级系统设计转跟踪,包含一个JTAG接口;(5)三个可编程计时器。换到芯片级系

3、统设计,将系统设计中所需要的各个功另外,PowerPC405硬核还具有如下特点:(1)支持硬能单元以IP(IntellectualProperty)的形式集成到FPGA件乘法和除法;(2)32个32位通用寄存器;(3)16KB中,实现集成度更高的嵌入式系统。两路组相联方式指令缓存(set2associative);(4)16KBVirtex24系列FPGA是由Xilinx公司推出的包含两路组相联方式数据缓存、写回/写直达;(5)实现多个面向特定领域平台的FPGA产品,各个系列的FP2PowerPC用户指令集架构(UISA);(

4、6)专用的片上存GA通过对嵌入式处理器、高性能DSP功能单元、增强储器接口(OCM);(7)支持IBMCoreConnect总线架时钟管理、存储器、并行和串行I/O、混合信号以及其构。它功能模块等的优化组合使其可以满足特定领域的应CoreConnect总线架构是由IBM开发的一种片上用需求。Virtex24系列的三个平台分别是:针对逻辑应总线通信连接技术。CoreConnect总线包括处理器局用的Virtex24LX,针对超高性能信号处理的Virtex24部总线(PLB)、片上外设总线(OPB)和设备控制寄存SX,针对嵌入式处

5、理和高速串行连接的Virtex24FX。器总线(DCR)。PLB总线为主设备和从设备之间提供其中Virtex24FX系列FPGA主要是为复杂系统应用高带宽、低延迟的连接,OPB总线为连接具有不同总线提供优化,特别是网络、存储、电信和嵌入式应用中的宽度和时序要求的外设提供了一条途径,减少了对高速串行连接和嵌入式处理,在其配套的EDK环境中PLB性能的影响,DCR总线用来控制PowerPC405处理还为系统设计者提供丰富的总线、时钟、外设、JTAG口器中的通用寄存器和设备寄存器之间的数据传输。等IP资源,使设计者能够方便的搭建自己

6、的嵌入式系统。2基于SoPC的嵌入式系统设计技术2.1平台技术1Virtex24FX系列FPGA介绍在平台的基础上来构建嵌入式系统为设计者提供Virtex24FX系列FPGA芯片内至少包含一个Pow2了极大的便利,Xilinx推出的嵌入式开发工具包erPC405处理器核,其功能结构如图1所示,该处理器(EDK)集成了诸如硬件平台产生器(platgen)、硬件仿核为32位哈佛结构的RISC硬核,最高工作频率为真模型产生器(SimGen)、软件平台产生器(libgen)、应400MHz。PowerPC405处理器包括以下功能单元:

7、(1)收稿日期:2007210215修订日期:2008202220作者简介:李键(1982-),男,贵州毕节人,硕士研究生,研究方向为计算机系统结构。©1994-2009ChinaAcademicJournalElectronicPublishingHouse.Allrightsreserved.http://www.cnki.net·421·航空计算技术第38卷第2期图1PowerPC405处理器核功能结构图图2EDK开发环境用软件编译工具(GNUCompiler)、软件调试工具(GNU满足系统设计者的需求,设计者也可定制自

8、己的IP。Debugger)等一系列工具。设计者可以通过集成在图2所示为EDK开发环境图形界面。EDK环境下的Xilinx平台工作室(XPS)方便的调用各EDK环境为其自带的IP提供了相应的驱动程序种工具进行基于SoPC的嵌入式系统设计。EDK环境及相关的函数,设计者可以通过

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。