verilog 数字系统设计90例

《verilog 数字系统设计90例》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、合肥工业大学宣城校区微电子科学与工程Verilog数字系统设计Verilog数字系统设计代码90例合肥工业大学宣城校区微电子科学与工程Verilog数字系统设计Contents1、二选一多路选择器..........................................................................................................12、多路器模块的编写测试平台.....................................

2、.....................................................13、三位加法器......................................................................................................................24、比较器.......................................................................

3、.......................................................25、实例调用—三态门选择器..............................................................................................26、同步置位/清零的计数器...............................................................................

4、..................37、异步清零..........................................................................................................................38、case语句实现3-8译码器的部分代码...........................................................................39、for语句来实现8

5、位数据中低4位左移到高4位........................................................410、for语句计算出13路脉冲信号为高电平的个数........................................................411、生成语句对两个N位的总线用门级原语进行按位异或...........................................512、用条件生成语句实现参数化乘法器................

6、............................................................513、使用case生成语句实现N位加法器..........................................................................614、四选一多路器...........................................................................................

7、.....................715、四位计数器....................................................................................................................716、使用任务控制交通灯.................................................................................................

8、...817、CPU总线控制的任务...................................................................................................918、自动任务示例..................................................................................